半導體器件的制作方法
【專利摘要】本發明提供一種半導體器件的制作方法，包括：提供SOI襯底，所述SOI襯底包括基底層、位于所述基底層之上的埋氧層以及位于所述埋氧層之上的頂硅層；在所述頂硅層上形成柵極介電層，以及位于所述柵極介電層上的柵極層；依次刻蝕所述柵極層和所述柵極介電層，以形成柵極，其中，所述柵極的線寬尺寸小于等于0.18μm；進行濕法漂洗；進行高熱預算的退火氧化處理，以修復所述柵極介電層。根據本發明的方法，采用爐管退火進行柵極工藝后的退火增加熱預算，加厚氧化厚度，可對柵極下方柵氧化層進行有效修復，進而改善GOI特性，提高器件的可靠性和良率。
【專利說明】
半導體器件的制作方法
技術領域
[0001]本發明涉及半導體技術領域，具體而言涉及一種半導體器件的制作方法。
【背景技術】
[0002]0.18 μ m SOI CMOS工藝基于0.18 μ m LOGIC工藝平臺開發而來，由于SOI工藝采用全介質隔離技術，與體硅片相比有不可比擬的優越性。但由于SOI材料的制備技術復雜，SOI器件本身存在一些寄生效應，所以，SOI工藝在深亞微米技術中的應用還不成熟。
[0003]對0.18 μ m&0.25 μ m SOI CMOS進行可靠性測試，發現一直存在柵氧化物完整性(Gate Oxide Integrity，簡稱G0I)失效的問題。圖1為SOI CMOS結構橫截面示意圖，由于器件淺溝槽隔離結構101和底部埋層氧化層102使器件處于全隔離狀態，相對于體硅CMOS器件，如果器件積累了電荷，在加壓時就更容易出現擊穿使器件失效。柵氧是MOS器件的關鍵元件，它起到隔離柵極和電流運行溝道的作用。而一旦柵氧的隔離作用失效，柵極將無法起到開啟溝道導通的功能，最終導致MOS管失效。
[0004]現有的0.18 μ m及以下工藝在柵極工藝后，位于柵極下方的柵氧化層經過柵極刻蝕和濕法溶液漂洗后，邊緣部分由于干法刻蝕的過刻步驟和濕法漂洗的各項同性刻蝕，出現了內凹現象，使柵氧化層的柵極邊緣形貌變差、變薄，厚度有所損失。導致可靠性測試時無法承受壓力，提前發生擊穿，可靠性失效。
[0005]因此，通常要進行一次快速熱退火(RTA)，對有源區表面柵極刻蝕時的損傷進行修護，并形成一層薄的氧化層，減少后期離子注入時的表面損傷。RTA工藝的特點是升溫快，工藝時間短，可以對表面快速熱退火，使器件表面修復。由于退火過程含氧氣，經過快速熱退火后，器件表面會有一定變化，如圖2所示，經過RTA退火后，柵氧化層邊緣和有源區表面得到了一定程度的修復，但是，由于RTA工藝熱預算(thermal budget)較少，在有源區表面形成的氧化層較薄，厚度約為20埃，對柵氧化層無法完全修復，可能導致GOI失效的發生，進而降低了器件的可靠性和良率。
[0006]因此，為了解決上述技術問題，有必要提出一種新的半導體器件的制作方法。
【發明內容】
[0007]在
【發明內容】
部分中引入了一系列簡化形式的概念，這將在【具體實施方式】部分中進一步詳細說明。本發明的
【發明內容】
部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。
[0008]為了克服目前存在的柵氧化物完整性失效問題，本發明提供一種半導體器件的制作方法，包括:
[0009]提供SOI襯底，所述SOI襯底包括基底層、位于所述基底層之上的埋氧層以及位于所述埋氧層之上的頂硅層；
[0010]在所述頂硅層上形成柵極介電層，以及位于所述柵極介電層上的柵極層；
[0011]依次刻蝕所述柵極層和所述柵極介電層，以形成柵極，其中，所述柵極的線寬尺寸小于等于0.18μπ? ;
[0012]進行濕法漂洗；
[0013]進行高熱預算的退火氧化處理，以修復所述柵極介電層。
[0014]進一步，所述退火氧化處理為爐管退火。
[0015]進一步，在氧氣或空氣氣氛下進行所述退火氧化處理。
[0016]進一步，所述爐管退火的溫度為600-1200°C，退火時間為2_10min。
[0017]進一步，通過所述退火氧化處理，同時在所述頂硅層的上表面形成氧化層。
[0018]進一步，所述氧化層的厚度為40?60埃。
[0019]進一步，所述柵極介電層為柵氧化層，所述柵極層的材料為多晶硅。
[0020]本發明另一實施例提供一種半導體器件的制作方法，包括:
[0021]步驟Al:提供多個SOI襯底作為一個批次，每個所述SOI襯底包括基底層、位于所述基底層之上的埋氧層以及位于所述埋氧層之上的頂硅層；
[0022]步驟A2:在每個所述SOI襯底上形成柵極，所述柵極的制作方法包括:在所述頂硅層上形成柵極介電層，以及位于所述柵極介電層上的柵極層；依次刻蝕所述柵極層和所述柵極介電層，以形成柵極；進行濕法漂洗；
[0023]步驟A3:選取所述多個SOI襯底中的一個SOI襯底，對該SOI襯底執行快速熱退火之后，進行柵氧化層完整性測試，若測試結果為GOI失效，則對同批次剩余的其它SOI襯底進行具有高熱預算的退火氧化處理，以修復柵極介電層，若測試結果為GOI未失效，則對同批次剩余的其它SOI襯底進行快速熱退火，以修復柵極介電層。
[0024]進一步，所述高熱預算的退火氧化處理為爐管退火。
[0025]進一步，所述快速熱退火的溫度范圍為1040_1200°C。
[0026]進一步，所述柵極的線寬尺寸小于等于0.1Sym0
[0027]綜上所述，根據本發明的方法，采用爐管退火進行柵極工藝后的退火增加熱預算，加厚氧化層厚度，可對柵極下方柵氧化層進行有效修復，進而改善GOI特性，有效防止加壓時柵氧出現擊穿使器件失效的問題，提高器件的可靠性和良率。
【附圖說明】
[0028]本發明的下列附圖在此作為本發明的一部分用于理解本發明。附圖中示出了本發明的實施例及其描述，用來解釋本發明的原理。
[0029]附圖中:
[0030]圖1為現有SOI CMOS結構橫截面示意圖；
[0031]圖2為現有技術的快速熱退火后所獲得器件的剖面示意圖；
[0032]圖3A-3B為根據本發明示例性實施例的方法依次實施所獲得的器件的剖面示意圖；
[0033]圖4為根據本發明示例性實施例的方法依次實施步驟的工藝流程圖。
【具體實施方式】
[0034]在下文的描述中，給出了大量具體的細節以便提供對本發明更為徹底的理解。然而，對于本領域技術人員而言顯而易見的是，本發明可以無需一個或多個這些細節而得以實施。在其他的例子中，為了避免與本發明發生混淆，對于本領域公知的一些技術特征未進行描述。
[0035]應當理解的是，本發明能夠以不同形式實施，而不應當解釋為局限于這里提出的實施例。相反地，提供這些實施例將使公開徹底和完全，并且將本發明的范圍完全地傳遞給本領域技術人員。在附圖中，為了清楚，層和區的尺寸以及相對尺寸可能被夸大。自始至終相同附圖標記表示相同的元件。
[0036]應當明白，當元件或層被稱為“在...上”、“與...相鄰”、“連接至IJ”或“耦合至IJ”其它元件或層時，其可以直接地在其它元件或層上、與之相鄰、連接或耦合到其它元件或層，或者可以存在居間的元件或層。相反，當元件被稱為“直接在...上”、“與...直接相鄰”、“直接連接到”或“直接耦合到”其它元件或層時，則不存在居間的元件或層。應當明白，盡管可使用術語第一、第二、第三等描述各種元件、部件、區、層和/或部分，這些元件、部件、區、層和/或部分不應當被這些術語限制。這些術語僅僅用來區分一個元件、部件、區、層或部分與另一個元件、部件、區、層或部分。因此，在不脫離本發明教導之下，下面討論的第一元件、部件、區、層或部分可表示為第二元件、部件、區、層或部分。
[0037]空間關系術語例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在這里可為了方便描述而被使用從而描述圖中所示的一個元件或特征與其它元件或特征的關系。應當明白，除了圖中所示的取向以外，空間關系術語意圖還包括使用和操作中的器件的不同取向。例如，如果附圖中的器件翻轉，然后，描述為“在其它元件下面”或“在其之下”或“在其下”元件或特征將取向為在其它元件或特征“上”。因此，示例性術語“在...下面”和“在...下”可包括上和下兩個取向。器件可以另外地取向(旋轉90度或其它取向)并且在此使用的空間描述語相應地被解釋。
[0038]在此使用的術語的目的僅在于描述具體實施例并且不作為本發明的限制。在此使用時，單數形式的“一”、“一個”和“所述/該”也意圖包括復數形式，除非上下文清楚指出另外的方式。還應明白術語“組成”和/或“包括”，當在該說明書中使用時，確定所述特征、整數、步驟、操作、元件和/或部件的存在，但不排除一個或更多其它的特征、整數、步驟、操作、元件、部件和/或組的存在或添加。在此使用時，術語“和/或”包括相關所列項目的任何及所有組合。
[0039]為了徹底理解本發明，將在下列的描述中提出詳細的步驟，以便闡釋本發明提出的技術方案。本發明的較佳實施例詳細描述如下，然而除了這些詳細描述外，本發明還可以具有其他實施方式。
[0040]示例性實施例
[0041]下面，參考圖3A-3B以及圖4對本發明一個實施例中的S0ICM0S器件的制作方法做進一步的詳細描述。
[0042]參考圖3A，在步驟401中，提供SOI襯底，所述SOI襯底包括基底層200、位于所述基底層之上的埋氧層201以及位于所述埋氧層201之上的頂硅層202。
[0043]在本實施例中，所述基底層200為單晶娃。在其他實施例中，所述基底層200還可以包括其他基本半導體，例如鍺。或者，所述基底層200還可以包括化合物半導體，例如，碳化娃、砷化鎵或砷化銦。通常情況下，所述基底層200的厚度小于1_。
[0044]所述埋氧層201可以為二氧化硅、氮化硅或者其他任何適當的絕緣材料，典型地，所述埋氧層201的厚度范圍為1nm-1 μπι。
[0045]所述頂硅層202可以為所述基底層包括的半導體中的任何一種。在本實施例中，所述器件層為單晶硅。在其他實施例中，所述頂硅層202還可以包括其他基本半導體或者化合物半導體。典型地，所述頂硅層202的厚度大于20nm。
[0046]所述SOI襯底可以采用例如注氧隔離或者智能剝離等本領域技術人員所公知技術實現，在此不再進行贅述。
[0047]在所述頂硅層202中形成隔離結構203。在一個示例中，隔離結構203為淺溝槽隔離(STI)結構或者局部氧化硅(LOCOS)隔離結構。在本實施例中，隔離結構203為淺溝槽隔離結構。
[0048]在步驟402中，在所述頂硅層上形成柵極介電層，以及位于所述柵極介電層上的柵極層。
[0049]在一個示例中，所述柵極介電層為柵氧化層。具體地，柵氧化層可以包括傳統的電介質材料諸如具有電介質常數從大約4到大約20(真空中測量)的硅的氧化物、氮化物和氮氧化物。或者，柵氧化層204可以包括具有電介質常數從大約20到至少大約100的通常較高電介質常數電介質材料。這種較高電介質常數電解質材料可以包括但不限于:氧化鉿、硅酸鉿、氧化鈦、鈦酸鍶鋇(BSTs)和鋯鈦酸鉛(PZTs)。可以采用適合柵氧化層成分的材料的數種方法的任何一種形成柵氧化層。所包括但非限制性的有熱或等離子氧化或氮化方法、化學氣相沉積方法和物理氣相沉積方法。通常，柵氧化層包括具有厚度從大約5到大約70埃的熱氧化硅電介質材料。
[0050]本實施例中，所述柵極層的材料由多晶硅組成。但并不局限于上述材料，可使用金屬、金屬氮化物、金屬硅化物或類似化合物作為柵極的材料。一般柵極層優選的形成方法包括化學氣相沉積法(CVD)，如低溫化學氣相沉積(LTCVD)、低壓化學氣相沉積(LPCVD)、快熱化學氣相沉積(LTCVD)、等離子體化學氣相沉積(PECVD)，也可使用例如濺鍍及物理氣相沉積(PVD)等一般相似方法。柵極層的厚度以小于約1200埃為佳。
[0051]繼續參考圖3A，在步驟403中，依次刻蝕所述柵極層和所述柵極介電層204，以形成柵極205。
[0052]以多晶硅柵極的形成方法為例，簡要描述所述形成柵極205的步驟:在柵極層上形成硬掩膜層，在所述硬掩膜層上涂覆光刻膠層。圖案化所述光刻膠層，刻蝕硬掩膜層，形成柵極硬掩膜。隨后去除圖案化的光刻膠，以硬掩膜層為掩膜刻蝕柵極層和柵氧化層，以形成柵極，該刻蝕較佳地為干法刻蝕，之后去除所述硬掩膜層。所述柵極的線寬尺寸小于等于0.18 μ mD
[0053]在步驟404中，進行濕法漂洗。示例性地，用例如SC-1溶液(氨溶液/過氧化氫溶液的混合液)和SC-2溶液(鹽酸/過氧化氫溶液的混合液)進行濕法漂洗，以清除留在襯底表面上的外來物質。
[0054]本發明的發明人通過分析失效測試圖形發現，位于柵極205下方的柵氧化層204經過柵極205刻蝕和濕法溶液漂洗后，邊緣部分由于干法刻蝕的過刻步驟和濕法漂洗的各項同性刻蝕，出現了內凹現象，如圖3A所示，使柵氧化層204的柵極邊緣形貌變差、變薄，厚度有所損失。導致可靠性測試時無法承受壓力，提前發生擊穿，可靠性失效。
[0055]參考圖3B，執行步驟405，進行高熱預算的退火氧化處理，以修復所述柵極介電層204。
[0056]所述退火氧化處理使用比較高的熱預算。所述退火氧化處理的方式可選用爐管退火、快速熱退火(RTA)、激光退火等。本實施例中，優選使用爐管退火。示例性地，所述爐管退火的溫度為 600-1200 0C，例如 600 °C、700 °C、800 °C、900 °C、1000 °C、1100 °C、1200 °C 等，退火時間為 2-lOmin，例如 2min、3min、4min、5min、6min、7min、8min、9min、lOmin。本實施例中，在氧氣或空氣氣氛下進行所述退火氧化處理。能通過較多的氧化來修復柵極205下方柵極介電層204的形貌，對柵極介電層204的質量將有很大的提升，采用熱氧化的方式來增加熱預算，加厚氧化厚度來改善柵氧化層204的質量。由于爐管工藝時間長，對離子的推阱作用明顯，但在頂硅層203上表面形成的氧化層206也較厚。在一個實例中，形成氧化層206的厚度范圍為40-60埃，優選為50埃。但并不局限于上述厚度，可根據實際工藝要求，通過改變爐管退火的溫度、時間等工藝參數來進行調整。
[0057]與現有技術相比，本發明米用爐管退火具有很多優點。從Weibull (威布爾)分布圖可以看出，與標準流程的快速熱退火相比，采用爐管退火氧化的工藝，N型柵極邊緣(Ntype POLY Edge，簡稱NPE)，P型柵極邊緣(P type POLY Edge，簡稱PPE)結構GOI特性有了明顯改善，B mode失效明顯減少，Vbd曲線筆直，擊穿電壓特性明顯變好，另外，早期失效的A mode點也減少。
[0058]另外，本發明的方法不影響工藝窗口，雖然導致器件有所漂移，但通過溫度分片，器件可通過注入微調到位。
[0059]綜上所述，根據本發明的方法，采用爐管退火進行柵極工藝后的退火增加熱預算，加厚氧化層厚度，可對柵極下方柵氧化層進行有效修復，進而改善GOI特性，有效防止加壓時柵氧出現擊穿使器件失效的問題，提高器件的可靠性和良率。
[0060]在本發明另一實施例中還提供一種半導體器件的制作方法，該方法包括以下步驟:
[0061]步驟Al:提供多個SOI襯底作為一個批次，每個所述SOI襯底包括基底層、位于所述基底層之上的埋氧層以及位于所述埋氧層之上的頂硅層。
[0062]所述多個SOI襯底之后采用相同的工藝條件或者同時進行之后的柵極制作，其條件和狀態最為接近。示例性地，所述多個SOI襯底可以為20?30個，如20個、25個、30個。但并不局限于上述范圍，根據實際工藝，可適當增加或減少。
[0063]步驟A2:在每個所述SOI襯底上形成柵極，所述柵極的制作方法包括:在所述頂硅層上形成柵極介電層，以及位于所述柵極介電層上的柵極層；依次刻蝕所述柵極層和所述柵極介電層，以形成柵極，進行濕法漂洗。
[0064]較佳地，所述柵極的線寬尺寸小于等于0.18 μπι。
[0065]具體地，柵極的形成過程可采用前述實施例中闡述的方法，在此不作贅述。
[0066]步驟A3:選取所述多個SOI襯底中的一個SOI襯底，對該SOI襯底執行快速熱退火之后，進行柵氧化層完整性測試，若測試結果為GOI失效，則對同批次剩余的其它SOI襯底進行具有高熱預算的退火氧化處理，以修復柵極介電層，若測試結果為GOI未失效，則對同批次剩余的其它SOI襯底進行快速熱退火。
[0067]可以采用任何適用的方法進行柵氧化層完整性測試，在此不作贅述。
[0068]較佳地，所述高熱預算的退火氧化處理為爐管退火。具體地，所述爐管退火的方式可選擇前述實施例中闡述的爐管退火的方法，在此不作贅述。
[0069]所述快速退火可以為普通的快速熱退火，從熱預算變化越小越好的角度考慮，如果GOI只是處于失效臨界點，還可采用熱預算比較大的快速熱退火工藝來實現對柵氧的修復。具體地，提高快速熱退火的溫度，使其溫度范圍在1040_1200°C，例如，使其設定溫度為1040°C、1060°C、1080、IlOOcC、1120°C、1140°C、1160°C、1180°C或 1200。。。通過提高快速熱退火的溫度的方法，增加熱運算。
[0070]根據本實施例的方法，當GOI失效時，可采用如前述示例中闡述的爐管退火的方法對柵極介電層進行修復，其可大大的提高器件的可靠性和良率。由于相同批次SOI襯底的制作工藝條件最為相近甚至相同，其特性和狀態最為接近，通過先對其中的一個SOI襯底進行GOI測試的方法，可最大限度的反映出同批次其它SOI襯底上的柵氧完整性狀態，進而根據GOI測試的結果提前選擇適合的退火工藝，即可提高器件的GOI特性，又可增加工藝窗口，提尚器件的可靠性和良率。
[0071]本發明已經通過上述實施例進行了說明，但應當理解的是，上述實施例只是用于舉例和說明的目的，而非意在將本發明限制于所描述的實施例范圍內。此外本領域技術人員可以理解的是，本發明并不局限于上述實施例，根據本發明的教導還可以做出更多種的變型和修改，這些變型和修改均落在本發明所要求保護的范圍以內。本發明的保護范圍由附屬的權利要求書及其等效范圍所界定。
【主權項】
1.一種半導體器件的制作方法，包括: 提供SOI襯底，所述SOI襯底包括基底層、位于所述基底層之上的埋氧層以及位于所述埋氧層之上的頂硅層； 在所述頂硅層上形成柵極介電層，以及位于所述柵極介電層上的柵極層； 依次刻蝕所述柵極層和所述柵極介電層，以形成柵極，其中，所述柵極的線寬尺寸小于等于 0.18 μ m ； 進行濕法漂洗； 進行高熱預算的退火氧化處理，以修復所述柵極介電層。2.根據權利要求1所述的制作方法，其特征在于，所述退火氧化處理為爐管退火。3.根據權利要求1所述的制作方法，其特征在于，在氧氣或空氣氣氛下進行所述退火氧化處理。4.根據權利要求2所述的制作方法，其特征在于，所述爐管退火的溫度為600-1200°C，退火時間為2-10min。5.根據權利要求1所述的制作方法，其特征在于，通過所述退火氧化處理，同時在所述頂硅層的上表面形成氧化層。6.根據權利要求5所述的制作方法，其特征在于，所述氧化層的厚度為40?60埃。7.根據權利要求1所述的制作方法，其特征在于，所述柵極介電層為柵氧化層，所述柵極層的材料為多晶硅。8.一種半導體器件的制作方法，包括: 步驟Al:提供多個SOI襯底作為一個批次，每個所述SOI襯底包括基底層、位于所述基底層之上的埋氧層以及位于所述埋氧層之上的頂硅層； 步驟A2:在每個所述SOI襯底上形成柵極，所述柵極的制作方法包括:在所述頂硅層上形成柵極介電層，以及位于所述柵極介電層上的柵極層；依次刻蝕所述柵極層和所述柵極介電層，以形成柵極；進行濕法漂洗； 步驟A3:選取所述多個SOI襯底中的一個SOI襯底，對該SOI襯底執行快速熱退火之后，進行柵氧化層完整性測試，若測試結果為GOI失效，則對同批次剩余的其它SOI襯底進行具有高熱預算的退火氧化處理，以修復柵極介電層，若測試結果為GOI未失效，則對同批次剩余的其它SOI襯底進行快速熱退火，以修復柵極介電層。9.根據權利要求8所述的制作方法，其特征在于，所述高熱預算的退火氧化處理為爐管退火。10.根據權利要求8所述的制作方法，其特征在于，所述快速熱退火的溫度范圍為1040-1200。。。11.根據權利要求8所述的制作方法，其特征在于，所述柵極的線寬尺寸小于等于0.18 μ m0
【文檔編號】H01L21/28GK105990112SQ201510051322
【公開日】2016年10月5日
【申請日】2015年1月30日
【發明人】張花威, 任小兵
【申請人】無錫華潤上華半導體有限公司