制造半導體器件的方法

制造半導體器件的方法
【專利摘要】本發明提供一種制造半導體器件的方法，包括以下步驟：在印刷布線襯底之上安裝Si內插器，等離子體清洗Si內插器的上表面，在Si內插器的上表面之上布置NCF，和通過NCF在Si內插器的上表面之上安裝半導體芯片。另外，該方法包括通過多個凸起電極用回流焊將第二襯底的多個電極中的每個電極和半導體芯片的多個電極墊中的每個電極墊相互電耦合的步驟，和在將NCF附著到Si內插器之前等離子體清洗Si內插器的表面的步驟。
【專利說明】制造半導體器件的方法
[0001]相關申請的交叉引用
[0002 ] 2015年3月5日提出的日本專利申請N0.2015-043085的公開包括說明書、附圖和摘要，通過引用的方式將其作為整體并入本文。
技術領域
[0003]本發明涉及一種半導體器件的制造技術，具體涉及其中執行倒裝芯片耦合的半導體器件的制造技術。
【背景技術】
[0004]在通過倒裝芯片耦合將半導體芯片安裝在襯底上的半導體器件中，將樹脂(底部填料)布置在半導體芯片和襯底之間的間隙中，并用這種樹脂來保護倒裝芯片耦合的耦合部分。
[0005]對于上述底部填料的形成，有在安裝半導體芯片之前將樹脂供應到襯底之上的預制方法，和在安裝半導體芯片之后將樹脂注入到上述間隙中的改造方法。作為預制方法的示例，已知為NCF (非導電膜)方法。NCF是一種膜狀絕緣粘合劑，并具有在加熱時具有流動性的特點。
[0006]另外，近年來，由于半導體器件的多功能等，半導體芯片的凸起的塊的數量趨于增加。結果，凸起之間的間距大多數是精細間距(窄間距)。此外，當凸起之間的間距是精細間距時，由于凸起尺寸也變小了，所以半導體芯片和襯底之間的間隙也變得狹窄，即使在襯底中形成許可范圍內的翹曲時，樹脂也幾乎不能進入間隙，因此，改造方法不適合于精細間距。
[0007]因此，當凸起之間的間距被制造為精細間距時，優選采用預制方法。
[0008]另外，例如，在日本未審專利申請公開N0.2012-231039中公開了通過粘合劑膜將電子部件安裝在布線板之上的制造方法。

【發明內容】

[0009]在執行倒裝芯片耦合的半導體器件的裝配中，當采用NCF的預制方法時，襯底和NCF之間的粘附性是重要的。更具體地，當將襯底的NCF附著面弄臟時，襯底和NCF之間的粘附性會劣化，且NCF容易從襯底剝離。結果，存在半導體器件的質量劣化和可靠性劣化的問題。
[0010]另外，污染物會出現在例如烘烤步驟等中。換句話說，當使襯底和有機材料諸如樹脂受到熱處理時，會散發各種化學物質并使其附著到被制造的半導體器件的襯底等，并產生污漬。
[0011 ]從本說明書的描述和附圖，其它問題和新的特征將變得清楚。
[0012]根據實施例的一種制造半導體器件的方法包括以下步驟:(a)等離子體清洗芯片支承襯底的上表面，該芯片支承襯底包括形成多個電極的上表面和下表面，(b)在步驟(a)之后，在芯片支承襯底的上表面之上布置絕緣粘合劑，和(C)在步驟(b)之后，通過絕緣粘合劑在芯片支承襯底的上表面上安裝半導體芯片。另外，包括在步驟(C)之后的步驟(d)，通過回流焊加熱安裝有半導體芯片和絕緣粘合劑的芯片支承襯底，并通過多個凸起電極將芯片支承襯底的每個電極和半導體芯片的多個電極墊中的每個電極墊相互電耦合。此外，在步驟(d)中，在將絕緣粘合劑布置在每個凸起電極的周圍的狀態下，通過凸起電極將各個電極和各個電極墊相互電耦合。
[0013]另外，根據實施例的制造半導體器件的另一種方法包括以下步驟:(a)在第一襯底之上安裝第二襯底，其中第二襯底包括形成多個電極的上表面和下表面，(b)在步驟(a)之后，烘烤第一襯底，(C)在步驟(b)之后，等離子體清洗第二襯底的上表面。此外，包括在步驟(C)之后的步驟(d)，在第二襯底的上表面之上布置絕緣粘合劑，和在步驟(d)之后的步驟(e)，通過絕緣粘合劑在第二襯底的上表面之上安裝半導體芯片。此外，包括在步驟(e)之后的步驟(f)，通過回流焊加熱安裝有半導體芯片和絕緣粘合劑的第二襯底，并通過多個凸起電極將第二襯底的每個電極和半導體芯片的多個電極墊中的每個電極墊相互電耦合。另夕卜，在步驟(f)中，在將絕緣粘合劑布置在每個凸起電極的周圍的狀態下，通過凸起電極將各個電極和各個電極墊相互電耦合。
[0014]根據上述的實施例，可以改善半導體器件的可靠性。
【附圖說明】
[0015]圖1是示出實施例的半導體器件的結構示例的橫截面圖。
[0016]圖2是示出圖1所示的半導體器件的裝配過程的示例的流程圖。
[0017]圖3是示出在圖2所示的裝配過程的部分步驟中的結構的橫截面圖。
[0018]圖4是示出在圖2所示的裝配過程的部分步驟中的結構的橫截面圖。
[0019]圖5是示出在圖2所示的裝配過程的部分步驟中的結構的橫截面圖。
[0020]圖6是示出在圖2所示的裝配過程的部分步驟中的結構的橫截面圖。
[0021]圖7是示出在圖2所示的裝配過程的部分步驟中的結構的橫截面圖。
[0022]圖8是示出在圖2所示的裝配過程的安裝芯片時對準標記的識別方法的示例的平面圖。
[0023]圖9是示出在圖2所示的裝配過程的安裝芯片時安裝方法的示例的透視圖。
[0024]圖10是示出在圖2所示的裝配過程的安裝芯片時安裝方法的示例的透視圖。
[0025]圖11是示出在圖2所示的裝配過程的安裝芯片時芯片吸引狀態的示例的橫截面圖。
[0026]圖12是示出在圖2所示的裝配過程的倒裝芯片耦合時在耦合之前和耦合之后的結構示例的放大的部分橫截面圖。
[0027]圖13是示出在圖2所示的裝配過程的回流焊時溫度曲線的示例的圖。
[0028]圖14是示出實施例的NCF供給方法的第一變形的橫截面圖和透視圖。
[0029]圖15是示出實施例的NCF供給方法的第二變形的透視圖。
[0030]圖16是示出實施例的NCF供給方法的第三變形的透視圖。
[0031]圖17是示出實施例的第四變形的半導體器件結構的橫截面圖。
[0032]圖18是示出在裝配圖17所示的半導體器件中的NCF供給方法的橫截面圖。
[0033]圖19是示出在裝配圖17所示的半導體器件中的倒裝芯片耦合狀態的橫截面圖。
[0034]圖20是示出在圖19所示的倒裝芯片耦合時在耦合之前和耦合之后的結構的放大的部分橫截面圖。
【具體實施方式】
[0035]在下面的實施例中，原則上將不重復對相同或相似部分的說明，除非在特別需要時。
[0036]另外，在下面的實施例中，當為方便起見需要時，雖然可將描述分成多個部分或實施例，但它們不是彼此無關的，且一個是另一個的部分或全部的修改、細節、補充說明等，除特別明確規定的情況以外。
[0037]此外，在下面的實施例中，當提到元件等的數量時(包括件數、數值、數量、范圍等)，它們不限于特定數量，且可以等于或大于和等于或小于特定數量，除特別明確規定的情況以外，除原則上明確限于特定數量的情況以外，等等。
[0038]此外，在下面的實施例中，不用說，其構成元件(也包括元件步驟等)不一定是必不可少的，除特別明確規定的情況以外，除原則上明確認為是必不可少的情況以外，等等。
[0039]另外，在下面的實施例中，不用說，當相對于構成元件等提到“由A形成”、“由…組成”、“包括A”和“包含A”時，除特別明確規定是僅有的元件以外等，否則不同于所述元件的元件沒有被排除。以類似的方式，在下面的實施例中，當提到構成元件等的形狀、位置關系等時，它們都包含基本近似或類似于其形狀等的形狀等，除特別明確規定的情況以外，除原則上明確認為不是的情況以外，等等。這一事實也適用于上述的數值和范圍。
[0040]下面，將基于附圖詳細說明本發明的實施例。另外，在用于說明實施例的所有附圖中，相同參考符號被指定給具有相同功能的部件，并將省略對其的重復說明。此外，為了便于理解附圖，即使在平面圖中也有給出影線的情況。
[0041](實施例)
[0042]圖1是示出實施例的半導體器件的結構示例的橫截面圖。
[0043]圖1示出的本實施例的半導體器件是將邏輯芯片2和存儲器芯片3安裝在使主襯底和半導體芯片彼此電耦合的內插器之上的一種半導體封裝，且邏輯芯片2和存儲器芯片3分別倒裝芯片耦合在內插器之上。另外，存儲器芯片3可僅用一級(一塊)來安裝，或者可層疊在多級之上。圖1示出的結構示出了用3級層疊的存儲器芯片3的情況。
[0044]另外，在本實施例中，作為上述半導體器件的示例，將說明其中用于外部耦合上述半導體器件的端子是布置在主襯底的下表面之上的多個球電極的情況。因此，本實施例說明的半導體器件也是一種BGA(球柵陣列)型半導體封裝(以下簡稱為BGA 5)。
[0045]另外，在本實施例的BGA5中，在邏輯芯片2和存儲器芯片3的每一個之上，布置稱為蓋7的散熱器板以覆蓋這些半導體芯片。
[0046]此外，內插器是一種使其端子間距彼此不同的半導體芯片和主襯底(第一襯底)互相中繼的芯片支承襯底，且本實施例的內插器是一種由Si (硅)形成的襯底。在本實施例中，該芯片支承襯底在下文中稱為Si內插器(第二襯底)1。
[0047]在這里，將邏輯芯片2和存儲器芯片3彼此耦合的布線被實現在Si內插器I內，因此，Si內插器I還具有能減少耦合到主襯底的端子塊數的功能和由此擴展端子間距的功能。
[0048]另外，在BGA5中，布置在邏輯芯片2和存儲器芯片3中的多個凸起電極以精細間距(窄間距)的方式布置。因此，對應于精細間距的多個凸起電極中的每個凸起電極，都是由主要成分為Cu(銅)的合金形成的Cu柱(柱狀電極)4。銅柱4也稱為例如微凸起。
[0049]將說明圖1示出的BGA5的詳細結構。BGA 5包括作為主襯底的印刷布線襯底(第一襯底)9、Si內插器(芯片支承襯底、第二襯底)1，其是一種通過多個焊球12安裝在印刷布線襯底9的上表面9a之上的中繼襯底、和分別與Si內插器I的上表面Ia倒裝芯片耦合的邏輯芯片2和存儲器芯片3。
[0050]因此，印刷布線襯底9的上表面9a和Si內插器I的下表面Ib被布置為隔著多個焊球12彼此相對，Si內插器I的上表面Ia與邏輯芯片2的主表面2a和存儲器芯片3的主表面3a分別被布置為隔著多個Cu柱4彼此相對。
[0051]如上所述，邏輯芯片2通過以精細間距布置的多個Cu柱4與Si內插器I的上表面Ia倒裝芯片耦合，而存儲器芯片3也以類似的方式通過以精細間距布置的多個Cu柱4與Si內插器I的上表面Ia倒裝芯片耦合。
[0052]另外，存儲器芯片3被3級地層疊，每個存儲器芯片都通過穿透通路3c與多個Cu柱4電耦合。換句話說，第二級的存儲器芯片3層疊在第一級的存儲器芯片3的背面3b之上，第三級的存儲器芯片3層疊在第二級的存儲器芯片3的背面3b之上。
[0053]另外，在Si內插器I的上表面Ia側的表面層中，形成布線層ld，并在內部布置從上表面Ia側延伸到下表面Ib側的多個穿透通路lc。通過它們，多個Cu柱4中每個Cu柱和布置在下表面Ib側的多個焊球12中的每個焊球，通過形成在布線層Id中的布線和穿透通路Ic相互電耦合。以類似的方式，存儲器芯片3的多個Cu柱4也與布置在下表面Ib側的多個焊球12中的每個焊球，通過形成在布線層Id中的布線和穿透通路Ic電耦合。
[0054]另外，印刷布線襯底9包括多個內部布線9d和多個通路9c，多個BGA球8布置在其下表面9b之上。這些BGA球8是用于外部耦合的端子或是BGA 5的外部電極端子。
[0055]通過上述配置，邏輯芯片2的主表面2a的電極墊2c，通過Cu柱4、Si內插器I的穿透通路lc、焊球12和印刷布線襯底9的內部布線9d和通路9c，與印刷布線襯底9的下表面9b側的BGA球8電耦合。另一方面，以類似的方式，存儲器芯片3的穿透通路3c，通過Cu柱4、Si內插器I的穿透通路lc、焊球12和印刷布線襯底9的內部布線9d和通路9c，與印刷布線襯底9的下表面9b側的BGA球8電耦合。
[0056]另外，在印刷布線襯底9和Si內插器I之間，填充底部填料(樹脂)6a。在通過多個焊球12將Si內插器I倒裝芯片耦合到印刷布線襯底9上之后，倒入并布置Si內插器I的這種底部填料6a。
[0057]另一方面，邏輯芯片2和存儲器芯片3的每一個的底部填料(樹脂)6b是NCF(絕緣粘合劑)10，在倒裝芯片耦合邏輯芯片2和存儲器芯片3的每一個之前，將NCF 10布置在Si內插器I的上表面Ia之上，并在該處理之后從NCF 10的頂部安裝邏輯芯片2和存儲器芯片3。換句話說，通過預制(也稱為預涂敷)方法，將作為邏輯芯片2和存儲器芯片3的每一個的底部填料6b的NCF 10布置在Si內插器I之上。
[0058]然而，在被3級地層疊的存儲器芯片3之中，在第一級的存儲器芯片3和第二級的存儲器芯片3之間的間隙中和在第二級的存儲器芯片3和第三級的存儲器芯片3之間的間隙中，布置底部填料6a，該底部填料6a是倒入到每個間隙中的樹脂。在層疊全部存儲器芯片3之后，將這些底部填料6a倒入到各個芯片之間的間隙中。
[0059]另外，在BGA5中，蓋7被布置為散熱器板。蓋7被布置為覆蓋邏輯芯片2、三個存儲器芯片3和Si內插器I。蓋7包括邊緣部分7a和位于高于邊緣部分7a的天花板部分7b，邊緣部分7a通過粘合劑11結合到印刷布線襯底9的上表面9a的外圍部分。因此，邏輯芯片2、存儲器芯片3和Si內插器I用蓋7覆蓋和保護。
[0060]另外，蓋7的天花板部分7b通過粘合劑11分別與邏輯芯片2的背面2b和第三級的存儲器芯片3的背面3b結合在一起，將由邏輯芯片2和存儲器芯片3產生的熱量轉移到蓋7并散發到外面。換句話說，蓋7也具有散熱器板的功能。
[0061]因此，當考慮輻射特性時，粘合劑11優選使用導電粘合劑(導電樹脂)，并且是例如銀膏、招基膏等。
[0062]另外，例如，安裝在BGA5上的存儲器芯片3是DRAM(動態隨機存取存儲器)，并由邏輯芯片2來控制，但其不限于DRAM。
[0063]接下來，將說明本實施例的半導體器件(BGA5)的裝配。
[0064]圖2是示出圖1所示的半導體器件的裝配過程的示例的流程圖，圖3至圖7是分別示出圖2所示的裝配過程的一部分步驟的結構的橫截面。
[0065]首先，執行圖2的步驟SI所示的“焊劑供給”。在步驟SI的焊劑供給中，如圖3所示，使用焊劑轉錄板16將焊劑15供應到布置在Si內插器I的下表面Ib之上的多個焊球12中的每個焊球。
[0066]在焊劑供給之后，執行圖2的步驟S2所示的“Si內插器安裝”。在這里，如圖3的步驟S2所示，將焊料13事先涂覆在印刷布線襯底(第一襯底)9的上表面9a的各個電極中，將布置在Si內插器(第二襯底)1的下表面Ib中的多個焊球12設置為接觸焊料13，并將Si內插器安裝在焊料13之上。換句話說，將Si內插器I安裝在印刷布線襯底9之上。
[0067]在安裝Si內插器之后，執行圖2的步驟S3所示的“回流焊”。更具體地，將由印刷布線襯底9和Si內插器I形成的組件放在回流熔爐中并加熱，將焊球12和焊料13熔化，并形成新的多個焊球12。此時，在新形成的多個焊球12的每個焊球表面之上，形成焊劑15。
[0068]在回流焊之后，執行圖2的步驟S4所示的“焊劑清洗”。更具體地，將形成在多個焊球12的每一焊球表面之上的焊料15移除。此時，使用溶劑或水執行焊劑清洗(參考圖4)。
[0069]在焊劑清洗之后，執行圖2的步驟S5所示的“烘烤”。步驟S5的烘烤是一種用于干燥印刷布線襯底9的熱處理。更具體地，為了減少來源于包含在印刷布線襯底9中的水分的底部填料(下述的圖5所示的底部填料6a)的空隙的目的，執行印刷布線襯底9的除濕烘烤。雖然除濕烘烤的條件取決于印刷布線襯底9的材料、尺寸和布線布局，但作為示例，溫度為1200C-180 °C,時間為0.5-6小時。
[0070]另外，當溫度太低時，不能獲得烘烤效果，當溫度太高時，會改變襯底的質量。因此，優選溫度為大約150°C，在襯底厚度為0.5μπι的情況下，優選時間為大約4.5小時。
[0071]另外，對于烘烤爐的氣氛，優選是流動的大氣空氣或惰性氣體諸如氮氣，并優選烘烤爐內的氧濃度為10%或10%以下。
[0072]在烘烤之后，執行圖2的步驟S6所示的“02等離子體清洗”。在這里，通過使用氧氣
(O2)的等離子體清洗，移除印刷布線襯底9的上表面9a的污漬，并由此改善與下述的底部填充樹脂(如圖5所示的底部填料6a)的粘附性。
[0073]在O2等離子體清洗之后，執行圖2的步驟S7所示的“底部填充樹脂涂覆+固化烘烤”。如圖5的步驟S7所示，將底部填料(樹脂)6a倒入(涂覆)到印刷布線襯底9和Si內插器I之間的間隙。此時，還將底部填料6a倒入Si內插器I的側表面到使底部填料6a上升的程度。
[0074]另外，由于在如上所述的涂覆底部填料6a之前等離子體清洗印刷布線襯底9的上表面9a，所以印刷布線襯底9和底部填料6a之間的粘附性是極好的。
[0075]在底部填充樹脂涂覆+固化烘烤之后，執行圖2的步驟S8所示的“Ar等離子體清洗”。換句話說，等離子體清洗Si內插器I的上表面la。更具體地，為了改善Si內插器I和下述的NCF 10之間的粘附性(防止Si內插器I和NCF 10的剝離)以及降低NCF中的空隙的目的，使Si內插器I受到等離子體清洗處理。此時，產生等離子體的氣體可以是氬氣(Ar)、氧氣(O2)或其它氣體混合物。
[0076]例如，當使用Ar氣體作為產生等離子體的氣體時，在Ar等離子體清洗中，使Ar原子在Si內插器I的表面上發生碰撞，并可以移除有機物等的雜質。另外，由于通過使Ar原子在Si內插器I的表面上發生碰撞能夠在Si內插器I的表面上形成精細的不平，因此能夠改善與下述的NCF 10的粘附性。
[0077]在Ar等離子體清洗后，執行圖2的步驟S9所示的“在Si內插器之上附著NCF”。換句話說，將NCF (絕緣粘合劑)1布置在Si內插器I的上表面I a之上。
[0078]在這里，NCF10具有用輕剝離膜(材料:PET)和重剝離膜(材料:PET)夾住的3層結構或使重剝離膜附著到NCF 10的一個表面的2層結構，并在3層結構或2層結構的狀態下將NCF 10繞在卷軸周圍。另外，設計并制造3層結構產品的輕剝離膜，以便與重剝離膜相比很容易從NCF主體剝離。
[0079]接下來，將說明完成除濕烘烤(圖2的步驟S5)和等離子體清洗處理(圖2的步驟S8)的、將NCF 1供應到S i內插器I的過程(參考圖5的步驟S9)。
[0080]首先，將重剝離膜和NCF10切割成預定尺寸，并在NCF 10接觸Si內插器I的方向上，將其布置在Si內插器I的上表面Ia之上(在3層結構產品的情況下，在剝離輕剝離膜之后，沖壓3層結構產品)。在用沖壓機沖壓NCF 10時，為了防止產生NCF 10的毛邊，還存在在加熱時執行沖壓的情況。NCF 10的溫度優選為大約40°C-80°C，因為當溫度太低時對防止毛邊沒有效果且當溫度太高時NCF 10的熱固性會過度進行。
[0081]接下來，執行將NCF10附著到Si內插器I的工作。當使用真空層疊設備在0.05kPa_
0.5kPa的減壓下加熱到60°C_100°C時，通過用隔膜將約0.05MPa-0.5MPa壓力施加到重剝離膜側達5-20秒，來執行附著工作。
[0082]最后，移除重剝離膜，以實現只有NCF10附著在Si內插器I的上表面Ia的狀態。
[0083]在Si內插器之上附著NCF之后，執行圖2的步驟SlO所示的“NCF預烘烤”。換句話說，在附著NCF之后且安裝半導體芯片之前，執行NCF 10的烘烤處理(預烘烤:熱處理)。
[0084]更具體地，為了移除會變為NCF中的空隙的成因的包含在NCF中的過量溶劑和水分的目的，使附著有NCF 10的Si內插器I在烘烤爐中受到熱處理(NCF 10被預烘烤)。在該熱處理中Si內插器I的溫度為600C-1800C，時間為大約0.5-3小時。優選的是溫度為大約80 V，時間為大約1.5小時。
[0085]在這種情況下，該溫度低于使印刷布線襯底9受到烘烤處理時(圖2的步驟S5的烘烤)(例如，150°C)的溫度，該時間短于印刷布線襯底9的烘烤處理的時間(例如，4.5小時)。
[0086]在NCF10的預烘烤中，當溫度太高或時間太長時，會使NCF 10固化，而當溫度太低或時間太短時，會出現未充分固化的狀態(溶劑和水分的移除變得不充分)。
[0087]因此，在溫度和時間的適當范圍內執行NCF10的預烘烤是重要的。
[0088]另外，對于在NCF10的預烘烤中的烘烤爐的氣氛，可使用大氣空氣或惰性氣體諸如氮氣。當使用惰性氣體時，優選使爐內的氧濃度為1 %或1 %以下。
[0089]在NCF預烘烤之后，執行圖2的步驟Sll所示的“邏輯芯片/存儲器芯片安裝(暫時耦合)”。換句話說，如圖6的步驟Sll所示，通過NCF 10將各半導體芯片(邏輯芯片2和存儲器芯片3)安裝(暫時耦合)在Si內插器I的上表面Ia之上。
[0090]在這里，圖8是示出在圖2所示的裝配過程的安裝芯片時對準標記的識別方法的示例的平面圖。圖9是示出在圖2所示的裝配過程的安裝芯片時安裝方法的示例的透視圖，圖10是示出在圖2所示的裝配過程的安裝芯片時安裝方法的示例的透視圖。另外，圖11是示出在圖2所示的裝配過程的安裝芯片時芯片吸引狀態的示例的橫截面圖，圖12是示出在圖2所示的裝配過程的倒裝芯片耦合時在耦合之前和耦合之后的結構示例的放大的部分橫截面圖。
[0091]在芯片安裝步驟中，具體而言，使用倒裝芯片焊接機21，將半導體芯片(邏輯芯片
2、存儲器芯片3)安裝在已附著NCF的Si內插器I之上，如圖10所示。換句話說，通過吸引方式等將已附著NCF的Si內插器I固定到倒裝芯片焊接機21的工作臺20。另外，如果在將其固定到倒裝芯片焊接機21的工作臺20時Si內插器I的溫度太高，使NCF 10固化到不能安裝半導體芯片的程度的時間會變短，而相反如果溫度太低，這種不利影響會出現，由于NCF 10的粘度高，半導體芯片的安裝會變得困難，且當安裝半導體芯片時它會成為產生空隙的原因。
[0092]因此，設置倒裝芯片焊接機21的工作臺20的溫度，使得Si內插器I的溫度變成60°C_100°C，因為在加速NCF 10的熱固性反應時的溫度通常為大約100°C。
[0093]在芯片安裝步驟中，首先，如圖9所示，從儲存在芯片托盤17中的邏輯芯片2中(也類似于存儲器芯片3)，用夾頭(芯片吸引工具)18吸引并拾取要被拾取的邏輯芯片2，隨后用倒裝芯片焊接機21的換向機構將夾頭18吸引狀態下的邏輯芯片2反轉。另外，用倒裝芯片焊接機21的鍵合工具19吸引并保持邏輯芯片2的背面2b，如圖10所示，并在這種狀態下，將邏輯芯片2轉移到用工作臺20保持的Si內插器I上方。
[0094]此外，用未示出的攝像機從頂部識別圖8所示的Si內插器I的對準標記(標記He，而用未示出的攝像機從底部識別邏輯芯片2的對準標記，并基于各自的識別結果，將邏輯芯片2和Si內插器I相互定位。
[0095]另外，如圖8所示，用于識別Si內插器I的位置的對準標記Ie形成在NCF 1外面的位置，NCF 10布置在Si內插器I的上表面Ia之上的芯片安裝區域If的位置。由于對準標記Ie形成在NCF 10外面的位置，因此即使是在附著NCF 10之后和在即將安裝邏輯芯片2之前，也能識別Si內插器I的對準標記le。
[0096]因此，能夠以較高的精度將邏輯芯片2和Si內插器I相互定位。
[0097]針對上述配置，在用倒裝芯片焊接機21的鍵合工具19吸引并保持邏輯芯片2的狀態下和在將邏輯芯片2和Si內插器I相互定位的狀態下，將邏輯芯片2安裝在Si內插器I之上。
[0098]此時，當檢測到邏輯芯片2和附著NCF10的Si內插器I接觸時，如圖12所示，倒裝芯片焊接機21的鍵合工具19會在邏輯芯片2上施加負荷并向Si內插器I側按壓邏輯芯片2。另夕卜，將形成在芯片側的柱狀Cu柱4和作為在Si內插器I側的電極端子的并與穿透通路Ic耦合的端子部分(電極Hh制成為相互接觸，并使形成在芯片側的柱狀Cu柱4的末端處的焊料13變形(參考圖12的“安裝后”)。
[0099]此外，由于邏輯芯片2和Si內插器I之間的間隙的距離，在變形和耦合之后的形狀和在回流焊處理之后的耦合部分的形狀之間，變得幾乎相同，即使當將邏輯芯片2安裝在Si內插器I之上以使其傾斜一定程度時，也能安裝邏輯芯片2使得所有柱狀Cu柱4充分接觸Si內插器I的上述電極端子(端子部分Ih)。
[0100]更具體地，調節施加到邏輯芯片2的負荷和溫度以及它們的施加時間，以使柱狀Cu柱4的末端的焊料13變形并使其高度比變形之前低5μπι-15μπι。
[0101]優選的是，此時上述電極端子(端子部分Ih)的溫度是在低于焊料熔點(焊料13的熔點)的溫度范圍內的最高可能溫度。更具體地，在將邏輯芯片2和Si內插器I相互定位之后，如圖12所示，以低于焊料13的熔點的溫度和以最高可能溫度加熱各個焊料13并加壓使其變形，其中焊料13涂覆在多個Cu柱4中的每個Cu柱的末端，由此將多個端子部分Ih中的每個端子部分Ih制成為凹進各個焊料13中。換句話說，在不使焊料13熔化的溫度下將Cu柱4按壓到端子部分Ih中。
[0102]具體而言，在錫/銀基無鉛焊料的情況下，由于焊料的熔點為大約230°C，所以在安裝時耦合部分的適宜溫度為大約200°C_220°C。當倒裝芯片焊接機21的鍵合工具19的溫度升高或降低時，這可能會導致生產時間劣化，因此優選保持恒定的溫度。
[0103]另外，對于與Si內插器I的穿透通路Ic耦合的端子部分(電極)lh的結構，如圖12的“安裝前”所示，例如，使焊料13固相擴散的金屬即Au鍍層14形成在Ni鍍層Ig的表面上，且芯片側的銅柱4和Si內插器I側的端子部分(電極)lh的耦合會受焊料13和Au鍍層14的影響。
[0104]針對上述配置，將邏輯芯片2與Si內插器I暫時耦合。通過類似的方法，也將存儲器芯片3暫時耦合。然而，事先執行存儲器芯片3的3級層疊，并通過改造(后面的澆筑)方法將底部填料6b分別倒入到第一級和第二級之間的間隙中和第二級和第三級之間的間隙中。
[0105]另外，在本實施例的芯片安裝步驟中，如圖11所示，用倒裝芯片焊接機21的鍵合工具(頭)19的吸引表面吸引并保持邏輯芯片2，并將邏輯芯片2安裝在圖10所示的Si內插器I的上表面Ia之上。
[0106]此時，如圖11所示，鍵合工具19的吸引表面19a的平面尺寸小于邏輯芯片2的背面2b的平面尺寸。然而，鍵合工具19的吸引表面19a的平面尺寸可等于邏輯芯片2的背面2b的平面尺寸。
[0107]在安裝邏輯芯片/存儲器芯片之后，執行圖2的步驟S12(圖6的步驟S12)所示的回流焊(最終耦合)。在這里，通過回流焊加熱安裝有邏輯芯片2和存儲器芯片3以及NCF 10的Si內插器I，并通過多個Cu柱4和焊料13將Si內插器I的多個端子部分Ih中的每個端子部分和邏輯芯片2的多個電極墊2c中的每個電極墊(參考圖1)相互電耦合。
[0108]此時，如圖12所示，由于事先通過改造方法將NCF 10布置在Si內插器I的上表面Ia之上，所以在將NCF 10布置在多個Cu柱4中的每個Cu柱周圍的狀態下，通過多個Cu柱4將多個端子部分Ih中的每個端子部分和多個電極墊2c中的每個電極墊相互電耦合(最終耦合)。
[0109]更具體地，使通過完成芯片安裝步驟分別安裝有邏輯芯片2和存儲器芯片3的Si內插器I和支承該Si內插器I的印刷布線襯底9在傳送帶式回流焊爐中受到回流焊處理。另外，邏輯芯片2和存儲器芯片3的每一個都處于以下狀態，每個芯片的表面的Cu柱4和Si內插器I側的端子部分Ih之間的親合用NCF 10的保持力和柱狀Cu柱4與Si內插器I的端子部分Ih的接觸來保持。
[0110]因此，焊接Si內插器I的端子部分lh，促進合金層的形成，并將邏輯芯片2(也類似于存儲器芯片3)和Si內插器I更牢固地相互物理耦合。
[0111]在這里，圖13是示出在圖2所示的裝配過程的回流焊時的溫度曲線的示例的圖。
[0112]如圖13所示，作為溫度曲線，優選的是，在使安裝有半導體芯片的Si內插器I進入回流焊爐并使溫度開始升高之后，盡快達到峰值溫度的這種溫度曲線。其原因是，由于在較早時間該溫度可達到焊料熔點，焊料可以被熔化，同時NCF 10的固化率盡可能最低，并且通過熔化的焊料的表面張力可以期望確保半導體芯片和Si內插器I的耦合部分的焊料形狀變得平滑。另外，在圖13中，線段A示出了較早進入回流焊爐的部分的曲線，而線段B示出了較晚進入回流焊爐的部分的曲線。
[0113]當耦合部分的形狀平滑時，通常可緩和應力諸如熱應力的集中，由此可以期望改善耦合部分的可靠性。具體而言，優選的是從溫度升高開始至達到峰值溫度為100秒或100秒以下。雖然峰值溫度是焊料熔點或焊料熔點以上是必要的，但當它太高時，被應用的熱負荷會過大，因此將它設置為230°C-26(TC的范圍。對于回流焊方法，可采用在裝配半導體中流行的熱空氣法或紅外法。也可使用惰性氣體諸如氮氣。
[0114]將描述實際回流焊步驟的操作的示例。在將安裝有半導體芯片的Si內插器I供應到回流焊爐中時，以Si內插器I的預定方向與傳送帶的運動方向一致的這種方向方式，布置Si內插器I。此時，可并排布置2組Si內插器I。另外，一旦前面的Si內插器I運走之后就可連續供應Si內插器I。雖然回流焊爐的輸送速度取決于爐的規格，但作為常規回流焊爐，存在可在執行例如每分鐘1-2米供給的同時實現上述溫度曲線的回流焊爐。在這種情況下，回流焊爐的每分鐘I至3次的供給次數是可能的。在計算具體回流焊步驟的生產時間時，可以從I片Si內插器I裝配30組半導體器件，當在同時供給2片時供給次數為每分鐘2次時，回流焊的生產時間變成0.5秒/1C。
[0115]在回流焊(最終耦合)之后，執行圖2的步驟S13(圖6的步驟S13)所示的“NCF固化烘烤”。在這里，執行固化烘烤，從而NCF被固化，其中在將包括Si內插器I的印刷布線襯底9存儲在由金屬等制成的儲料槽中的同時，使其在烘烤爐中受到熱處理，其中該Si內插器I已經完成了回流焊并安裝有半導體芯片。
[0116]通過這種固化烘烤，使NCF10的固化反應率為95%或95%以上。雖然固化烘烤的條件根據NCF 10而不同，例如，溫度為150°C_200°C，優選為180°C，時間為大約20-60分鐘，優選為20分鐘(樣品的實際溫度是所述溫度的時間)。另外，對于在執行固化烘烤時的烘烤爐的氣氛，可使大氣氣氛或惰性氣體諸如氮氣流動。
[0117]在NCF固化烘烤之后，執行圖2的步驟S14(圖6的步驟S14)所示的“蓋粘合劑涂覆+蓋附著”。
[0118]在這里，如圖6的步驟S14所示，用粘合劑11將蓋7的邊緣部分7a和印刷布線襯底9相互耦合，并用粘合劑11分別將邏輯芯片2的背面2b與蓋7的天花板部分7b以及第三級的存儲器芯片3的背面3b與蓋7的天花板部分7b相互耦合。
[0119]在蓋粘合劑涂覆+蓋附著之后，執行圖2的步驟S15(圖7的步驟S15)所示的“蓋粘合劑的固化烘烤”。在這里，加熱蓋7的粘合劑11，并執行烘烤處理。
[0120]在蓋粘合劑的固化烘烤之后，執行圖2的步驟S16(圖7的步驟S16)所示的“BGA球安裝+回流焊+焊劑清洗”。在這里，如圖7的步驟S16所示，通過回流焊將多個BGA球8附著到印刷布線襯底9的下表面％，然后，清洗(焊劑清洗)并移除形成在各BGA球8的表面之上的焊劑15ο
[0121]因此，完成了本實施例的圖1所示的BGA5的裝配。
[0122]接下來，將說明在裝配本實施例的半導體器件時的倒裝芯片耦合的機制。
[0123]形成在每個半導體芯片的表面之上的柱狀凸起電極(Cu柱4)，通過以該順序在半導體芯片的鋁(Al)墊之上電鍍UBM(底部凸起金屬)、Cu和焊料形成。Ni層可形成在Cu和焊料之間。因為在焊料電鍍之后執行回流焊處理，所以在柱狀凸起電極末端處的焊料13的形狀會變成圓形形狀。
[0124]此外，與其它金屬相比焊料較軟，特別是在接近焊料熔點的溫度范圍內在將半導體芯片安裝在Si內插器I之上時，焊料硬度會降低，焊料會變得容易變形。因此，當將柱狀凸起電極末端的焊料13制造得與S i內插器I的端子部分Ih相接觸時，首先，使柱狀凸起電極末端的焊料13變形。在這種變形的同時，使固相擴散發生在柱狀凸起電極(Cu柱4)末端的焊料13和Si內插器I的端子部分Ih之間，并獲得用于將半導體芯片固定到Si內插器I的耦合力。
[0125]另外，還通過促進NCF的熱固性反應，獲得用于將半導體芯片固定到Si內插器I的力。NCF 10的具體固化反應率(在這里，在暫時耦合芯片時的固化反應率)為50%-80%是適宜的。當固化反應率太低時，用于將半導體芯片固定到Si內插器I的能力會變得不足。另一方面，當在暫時耦合時增加固化反應率時，將很難預料由在下一步的回流焊步驟中的焊料的表面張力引起的耦合部分的形狀變化。通過使固化反應率為50%-80%，能夠防止在隨后的步驟中在焊料熔化時錫(SN)等流出。此外，也能防止樹脂流出。
[0126]在安裝(暫時耦合)芯片時，為了有效進行NCF10熱固性反應，優選不使焊料熔化，盡可能多地促進金屬之間的固相擴散，并以在不使焊料熔化的范圍內的最高可能溫度執行安裝。
[0127]另外，如果由柱狀凸起電極(Cu柱4)和襯底的電極端子(端子部分Ih)之間的固相擴散和NCF的熱固性獲得的固定力是薄弱的，當釋放工作臺20的吸引且該過程轉移到回流焊步驟時，例如，由于振動等柱狀凸起電極(Cu柱4)和Si內插器I的端子部分Ih會相互分開。
[0128]在這種情況下，即使當執行回流焊時，也難以將半導體芯片和Si內插器I相互電耦入口 ο
[0129]另外，由于安裝的半導體芯片的溫度高于Si內插器I的溫度100°C或100°C以上，當吸引Si內插器I的工作臺20的材料有極好的熱導率時，加熱半導體芯片和Si內插器I的耦合部分以及使NCF 10進行固相擴散并增加NCF 10的固化率是需要時間的。因此，對于吸引倒裝芯片焊接機21的工作臺20，優選使用熱導率較低的陶瓷材料和玻璃材料。
[0130]根據本實施例的半導體器件的制造方法，可確保下面的效果。
[0131]也就是說，在將NCF 10附著到Si內插器I之前通過等離子體清洗Si內插器I的表面，能夠移除附著到Si內插器I的表面(上表面Ia)的雜質等。例如，Si內插器I的雜質出現在烘烤步驟等中。更具體地，當襯底和有機材料諸如樹脂受到熱處理時，會散發出各種化學物質，并使其附著到裝配中所使用的工具、部件等，這導致了產品(半導體器件)質量的劣化和可靠性的劣化。
[0132]因此，在本實施例中，在將NCF10附著到Si內插器I之前通過等離子體清洗Si內插器I的表面，能夠移除附著到Si內插器I的表面的雜質等，并由此改善Si內插器I的表面和NCF 1之間的粘附性。
[0133]結果，使Si內插器I和NCF10難以相互剝離，并能改善BGA 5的質量和可靠性。
[0134]另外，當將半導體芯片安裝在Si內插器I之上時，可能會將NCFlO從半導體芯片的下面和半導體芯片的側表面擠出來，可能會將NCFlO附著到吸引并保持半導體芯片的鍵合工具19。因此，對于吸引保持、安裝、加熱和施加負荷到半導體芯片的鍵合工具19，為了防止NCF 10附著到鍵合工具19，如圖11所示，使鍵合工具19的吸引表面19a的平面尺寸等于或略小于半導體芯片的平面尺寸。例如，將鍵合工具19的吸引表面19a的平面尺寸制造得小于半導體芯片的平面尺寸約每一芯片邊0.2mm。
[0135]更具體地，當安裝半導體芯片時，從半導體芯片下面擠出來的在側表面之上的NCF10的量，取決于半導體芯片的平面尺寸和NCF 10的厚度，當擠出來的量多時，NCF 10容易附著到安裝半導體芯片的鍵合工具19。另外，當半導體芯片較厚時，NCF幾乎不會附著到鍵合工具19，與此相反，當半導體芯片變薄時，NCF 10容易附著到鍵合工具19。
[0136]因此，在本實施例中，如圖11所示，鍵合工具19的吸引表面19a的平面尺寸或者小于或者等于邏輯芯片2的背面2b的平面尺寸，因此，即使當在安裝芯片時將NCF 10從邏輯芯片2下面和半導體芯片的側表面擠出來時，也能夠防止NCF 10附著到吸引表面19a。
[0137]結果，能夠防止鍵合工具19的吸引表面19a被NCF 10弄臟，也能夠防止吸引表面19a的污漬附著到半導體芯片等。因此，能夠改善半導體器件(BGA 5)的質量和可靠性。
[0138]另外，在裝配本實施例的半導體器件中，由于通過回流焊形成在芯片表面之上的柱狀Cu柱4的末端的焊料13是熔化的，以使半導體芯片和Si內插器I相互電耦合，所以與其中通過一個接一個連續執行加熱、焊接和冷卻芯片使半導體芯片和襯底相互耦合的NCF方法相比，可以更均勻地加熱耦合部分。因此，能夠改善一個芯片內的半導體芯片和Si內插器I的耦合工藝的均勻性，并能夠在半導體器件(BGA 5)中確保高耦合質量。
[0139]尤其是，雖然在半導體芯片的4個拐角處散熱易受到影響且根據在一個芯片內的位置很容易分散焊料的耦合部分的工藝，但在本實施例中，由于能夠均勻地加熱耦合部分，所以能夠改善其均勻性并能夠確保高耦合質量的半導體器件(BGA 5)。
[0140]接下來，將說明在裝配本實施例的半導體器件時對生產效率的影響。根據對本申請的發明人的技術的比較和研究，當將半導體芯片安裝在襯底之上時，執行加熱至焊料熔點或焊料熔點以上、焊接，以及冷卻至焊料熔點或焊料熔點以下。因此，在此部分花了很長一段時間。具體而言，每個IC花了 7秒-10秒。
[0141]另一方面，根據本實施例，由于在將半導體芯片安裝在Si內插器I之上時不執行加熱、焊接和冷卻，并在回流焊爐中使焊料熔化，雖然增加了步驟數量，但能夠在短時間內完成安裝步驟。另外，由于回流焊爐具有較大的處理能力，結果，與被比較和研究的技術相比，在本實施例的半導體器件的制造方法中，能夠縮短生產時間，并能夠提高生產效率。通常，已經將NCF 10發展成為一種快速固化型樹脂，且在220°C，固化率達到約70%，這足以在約3秒內完成本實施例的方法。
[0142]另外，在芯片的安裝步驟中，可以預期包括芯片拾取和安裝位置識別的生產時間為5秒/1C。由于如上所述可以預期回流焊步驟的生產時間為大約0.5秒/1C，所以根據本實施例的方法，可以預計在生產I組半導體器件的倒裝芯片鍵合步驟中的生產時間為5.5秒。因此，與被比較和研究的方法相比，能夠縮短生產時間約30%。
[0143]另外，如上所述，由于本實施例的半導體器件的制造方法能夠提高生產效率，所以能夠減少制造成本。
[0144]此外，在裝配本實施例的半導體器件中，由于NCF10是預制的，所以從初始階段用樹脂(NCF 10)覆蓋倒裝芯片耦合的耦合部分。因此，能夠減少施加到上述耦合部分的熱應力。結果，能夠降低在上述耦合部分中產生的破裂，并能夠改善半導體器件(BGA 5)的耦合可靠性。
[0145][變形]
[0146]圖14是示出該實施例的NCF供給方法的第一變形的橫截面圖和透視圖，圖15是示出該實施例的NCF供給方法的第二變形的透視圖，圖16是示出該實施例的NCF供給方法的第三變形的透視圖。
[0147]第一至第三變形是用于說明在襯底中形成NCF10的方法。
[0148]圖14所示的第一變形示出了將膜之上的NCF10供應到晶片(芯片、襯底)22側的方法。
[0149]首先，執行NCF準備。在這里，準備下面的NCF10，其中將該NCF 10附著到基膜1a并將覆蓋膜1b附著在其頂部之上。接下來，在覆蓋膜剝離中，從NCF 10剝離覆蓋膜10b。然后，執行晶片之上的NCF層疊。例如，在劃片步驟之間，將切成(NCF切割)與晶片22的尺寸相同的NCF 10層疊在晶片22的電路表面之上。
[0150]此時，NCF10的厚度和附著條件類似于本實施例所述的條件。另外，在晶片劃片步驟中，將NCF 10和半導體芯片同時切割成單獨的芯片。此后，從劃片片中拾取附著有NCF的半導體芯片，并將其安裝在Si內插器和印刷布線襯底之上。
[0151]根據圖14所示的NCF形成方法，通過執行晶片級的NCF附著，能夠增加在一次層疊工作中向半導體器件提供NCF 10的半導體芯片的片數。
[0152]接下來，將說明圖15所示的第二變形。
[0153]第二變形是一種用刮板25在多個圖案化襯底24之上印刷液體樹脂23形成NCF10并獲得B級的方法。
[0154]首先，在樹脂印刷中，用刮板25在布置印刷掩模26的多個圖案化襯底24之上印刷液體樹脂23。此后，在烘烤中，使布置在工作臺27之上的多個圖案化襯底24受到烘烤處理，并將其制成為B級。因此，在多個圖案化襯底24之上形成多個NCF 10。
[0155]根據圖15所示的NCF形成方法，由于印刷方法的生產效率高，所以通過用印刷方法在多個圖案化襯底24之上形成NCF 10，能夠在多個圖案化襯底24之上有效形成NCF 10。另夕卜，由于能夠根據印刷掩模26的設計選擇供應NCF 10的位置，所以也能提高材料的使用效率。
[0156]接下來，將說明圖16所示的第三變形。
[0157]第三變形是一種通過在晶片22(可以是芯片或印刷布線襯底)之上印刷膏狀樹脂28形成NCF 10的方法。
[0158]首先，在樹脂印刷中，在劃片之前使用印刷掩模26和刮板25，在晶片(或印刷布線襯底)22之上印刷膏狀樹脂28。此后，在烘烤中，在工作臺27之上使晶片22受到烘烤處理，并將膏狀樹脂28制成為B級。因此，在晶片22之上形成NCF 10。
[0159]根據圖16所示的NCF形成方法，由于印刷方法的生產效率高，所以通過用印刷方法在晶片22之上形成NCF 10，能夠在晶片22之上有效形成NCF 10。
[0160]另外，類似于上述，由于能夠根據印刷掩模26的設計選擇供應NCF10的位置，所以也能提高材料的使用效率。
[0161]圖17是示出該實施例的第四變形的半導體器件的結構的橫截面圖，圖18是示出在裝配圖17所示的半導體器件中的NCF供給方法的橫截面圖，圖19是示出在裝配圖17所示的半導體器件中的倒裝芯片耦合狀態的橫截面圖，圖20是示出在圖19所示的倒裝芯片耦合時在耦合之前和耦合之后的結構的放大的部分橫截面圖。
[0162]圖17所示的第四變形是一種BGA(半導體器件)32，其中通過倒裝芯片耦合將硅芯片(半導體芯片)30安裝在作為芯片支承襯底的印刷布線襯底29之上，并將用預制方法布置的NCF 10填充在印刷布線襯底29和硅芯片30之間。
[0163]另外，在印刷布線襯底29的上表面側，通過作為柱狀凸起電極的多個柱狀Cu柱4倒裝芯片耦合硅芯片30，而在下表面側，布置多個BGA球8，其是BGA 32的外部耦合端子。
[0164]接下來，將說明BGA32的裝配。
[0165]另外，在BGA32的裝配中，將說明使用作為矩陣襯底的多個圖案化襯底31裝配的情況。
[0166]首先，等離子體清洗圖18所示的多個圖案化襯底31的表面。這里的等離子體清洗與實施例的圖2的步驟S8所示的Ar等離子體清洗相同。換句話說，等離子體清洗將要在后面的步驟中布置NCF 1的多個圖案化襯底31的表面。因此，能夠移除多個圖案化襯底31的表面(尤其是上表面)的雜質和污漬。
[0167]在等離子體清洗之后，如圖18所示，在多個圖案化襯底31的上表面的芯片安裝部分之上布置NCF 10。另外，對于NCF 10的布置，重復用沖壓機沖壓NCF 10和安裝NCF 10的運動的工作，直到相對于多個圖案化襯底31的所有芯片安裝部分完成NCF 10的布置。
[0168]在布置NCF之后，如圖19所示，通過NCF 10從頂部安裝硅芯片30。
[0169]此時，如圖20的“安裝之前”所示，將硅芯片30的Cu柱4和印刷布線襯底29的電極29a相互定位，然后將負荷施加于硅芯片30，并將硅芯片30推入到印刷布線襯底29側中。
[0170]另外，使得形成在芯片側的柱狀Cu柱4和印刷布線襯底29側的電極29a相互接觸，如圖20的“安裝之后”所示，使形成在芯片側的柱狀Cu柱4的末端的焊料13變形。
[0171]這時，由于Au鍍層14形成在電極29a的表面之上，所以通過使電極29a凹進焊料13中，焊料13和電極29a的表面的Au鍍層14變成接觸狀態。
[0172]另外，當執行圖20所示的芯片安裝時，以低于焊料13的熔點的溫度加熱每個焊料13，其中焊料13涂覆在多個Cu柱4中的每個Cu柱的末端，并使得多個電極29a中的每個電極凹進到各個焊料13中(使焊料13變形)。
[0173]此外，作為多個圖案化襯底31中的芯片安裝的運動，在一個多圖案化襯底31之上重復安裝運動，并執行將芯片安裝到多個圖案化襯底31的預定位置(芯片安裝部分)。
[0174]在芯片安裝之后，通過在Au鍍層14接觸焊料13的狀態下執行回流焊，使焊料13熔化，并使焊料13和Au鍍層14相互電耦合。換句話說，使芯片側的Cu柱4和襯底側的電極29a相互電耦合，并完成倒裝芯片耦合。
[0175]如上所述，同樣在對印刷布線襯底29執行倒裝芯片耦合的BGA32的裝配中，通過在將NCF 10附著到多個圖案化襯底31 (印刷布線襯底29)之前等離子體清洗多個圖案化襯底31的表面，能夠移除附著到多個圖案化襯底31的表面(上表面)的雜質等。
[0176]因此，能夠改善多個圖案化襯底31(印刷布線襯底29)的表面和NCF10之間的粘附性。
[0177]結果，使多個圖案化襯底31(印刷布線襯底29)和NCF 10變得難以相互剝離，并能夠改善BGA 32的質量和可靠性。
[0178]另外，由于BGA32的其它裝配方法和其它效果類似于實施例的BGA 5的裝配方法和效果，所以將省略它的重復的說明。
[0179]雖然基于實施例在上面已經具體說明了本發明人實現的發明，但不用說，本發明并不限制于目前為止所描述的實施例，且在不偏離其目的的范圍內各種替代是可能的。
[0180]例如，雖然在上述的第四變形中說明了使用多個圖案化襯底(矩陣襯底)31裝配BGA 32的情況，但可以執行不使用多個圖案化襯底31而使用事先分片的單獨襯底的裝配。
[0181]另外，在上述的實施例中說明了內插器(第二襯底)是由Si(硅)形成的Si內插器的情況，但該內插器可以是例如用玻璃材料作為主要成分的玻璃內插器、用有機材料作為主要成分的有機內插器等。
[0182]玻璃內插器的核心材料是玻璃材料，由于玻璃材料具有高絕緣性能，所以能夠獲得甚至使高頻率不衰減多少的效果。另外，玻璃內插器的成本低于Si內插器的成本，通過采用玻璃內插器能夠降低襯底成本。
[0183]此外，有機內插器可以使布線的線/間隔為例如5μπι/5μπι或5μπι/5μπι以下，且與現有技術的印刷布線襯底相比能夠增加布線密度。另外，該有機內插器的成本低于Si內插器和玻璃內插器的成本，通過采用有機內插器能夠進一步降低襯底成本。
【主權項】
1.一種制造半導體器件的方法，包括以下步驟: (a)等離子體清洗芯片支承襯底的上表面，所述芯片支承襯底包括形成有多個電極的上表面和在所述上表面的相反側的下表面； (b)在步驟(a)之后，在所述芯片支承襯底的上表面之上布置絕緣粘合劑； (C)在步驟(b)之后，通過所述絕緣粘合劑在所述芯片支承襯底的上表面上安裝半導體芯片；以及 (d)在步驟(C)之后，通過回流焊加熱安裝有所述半導體芯片的芯片支承襯底和所述絕緣粘合劑，并且通過多個凸起電極將所述芯片支承襯底的每個所述電極和所述半導體芯片的多個電極墊中的每個所述電極墊相互電耦合， 其中，在步驟(d)中，在將所述絕緣粘合劑布置在每個所述凸起電極的周圍的狀態下，通過所述凸起電極將每個所述電極和每個所述電極墊相互電耦合。2.根據權利要求1所述的制造半導體器件的方法，進一步包括以下步驟: 在步驟(a)之前，烘烤所述芯片支承襯底；以及 在步驟(b)和步驟(c)之間，烘烤所述絕緣粘合劑， 其中，在烘烤所述絕緣粘合劑的步驟中，在低于在烘烤所述芯片支承襯底的步驟中的所述芯片支承襯底的烘烤溫度的溫度下，烘烤所述絕緣粘合劑。3.根據權利要求1所述的制造半導體器件的方法，進一步包括以下步驟: 在步驟(a)之前，烘烤所述芯片支承襯底；以及 在步驟(b)和步驟(c)之間，烘烤所述絕緣粘合劑， 其中，在烘烤所述絕緣粘合劑的步驟中，在短于在烘烤所述芯片支承襯底的步驟中的所述芯片支承襯底的烘烤時間的時間內，烘烤所述絕緣粘合劑。4.根據權利要求1所述的制造半導體器件的方法， 其中，在步驟(C)中，通過識別形成在所述芯片支承襯底的上表面的所述絕緣粘合劑外面的標記，使所述半導體芯片和所述芯片支承襯底相互定位。5.根據權利要求1所述的制造半導體器件的方法， 其中，在步驟(C)中，在將所述半導體芯片和所述芯片支承襯底相互定位之后，在低于焊料的熔點的溫度下，涂覆在所述凸起電極的每個末端處的每個所述焊料被加熱并且變形，并且使每個所述電極凹進到每個所述焊料中。6.根據權利要求5所述的制造半導體器件的方法， 其中，在所述芯片支承襯底的每個所述電極的表面之上形成Au鍍層，并且使所述Au鍍層和所述焊料相互耦合。7.—種制造半導體器件的方法，包括以下步驟: (a)在第一襯底之上安裝第二襯底，所述第二襯底包括形成有多個電極的上表面和在所述上表面的相反側的下表面； (b)在步驟(a)之后，烘烤所述第一襯底； (c)在步驟(b)之后，等離子體清洗所述第二襯底的上表面； (d)在步驟(c)之后，在所述第二襯底的上表面之上布置絕緣粘合劑； (e)在步驟(d)之后，通過所述絕緣粘合劑在所述第二襯底的上表面之上安裝半導體芯片；以及 (f)在步驟(e)之后，通過回流焊加熱安裝有所述半導體芯片的所述第二襯底和所述絕緣粘合劑，并且通過多個凸起電極將所述第二襯底的每個所述電極和所述半導體芯片的多個電極墊中的每個所述電極墊相互電耦合， 其中，在步驟(f)中，在將所述絕緣粘合劑布置在每個所述凸起電極的周圍的狀態下，通過所述凸起電極將每個所述電極和每個所述電極墊相互電耦合。8.根據權利要求7所述的制造半導體器件的方法，進一步包括以下步驟: 在步驟(d)和步驟(e)之間，烘烤所述絕緣粘合劑， 其中，在烘烤所述絕緣粘合劑的步驟中，在低于在步驟(b)中的所述第一襯底的烘烤溫度的溫度下，烘烤所述絕緣粘合劑。9.根據權利要求7所述的制造半導體器件的方法，進一步包括以下步驟: 在步驟(d)和步驟(e)之間，烘烤所述絕緣粘合劑， 其中，在烘烤所述絕緣粘合劑的步驟中，在短于在步驟(b)中的所述第一襯底的烘烤時間的時間內，烘烤所述絕緣粘合劑。10.根據權利要求7所述的制造半導體器件的方法， 其中，在步驟(e)中，通過識別形成在所述第二襯底的上表面的所述絕緣粘合劑外面的標記，使所述半導體芯片和所述第二襯底相互定位。11.根據權利要求7所述的制造半導體器件的方法， 其中，在步驟(e)中，在將所述半導體芯片和所述第二襯底相互定位之后，在低于焊料的熔點的溫度下，涂覆在所述凸起電極的每個末端處的每個所述焊料被加熱并且變形，并且使每個所述電極凹進到每個所述焊料中。12.根據權利要求11所述的制造半導體器件的方法， 其中，在所述第二襯底的每個所述電極的表面之上形成Au鍍層，并且使所述Au鍍層和所述焊料相互耦合。13.根據權利要求7所述的制造半導體器件的方法， 其中，在步驟(e)中，由倒裝芯片焊接機的頭部的吸引表面吸引并且保持所述半導體芯片，并且將所述半導體芯片安裝在所述第二襯底的上表面上，并且 其中，所述頭部的所述吸引表面的平面尺寸等于或小于所述半導體芯片的平面尺寸。14.根據權利要求7所述的制造半導體器件的方法， 其中，所述第二襯底是由硅形成的襯底，并且 其中，每個所述凸起電極是由用Cu作為主要成分的合金形成的柱狀電極。15.根據權利要求7所述的制造半導體器件的方法， 其中，通過由氬氣或氧氣產生等離子體，來執行在步驟(c)中的所述等離子體清洗。
【文檔編號】H01L21/50GK105938790SQ201610124771
【公開日】2016年9月14日
【申請日】2016年3月4日
【發明人】坂田賢治, 木田剛, 小野善宏
【申請人】瑞薩電子株式會社