一種鐵電場效應晶體管陣列的寫入方法

本發明屬于微納電子學，具體涉及一種鐵電場效應晶體管(fefet)陣列的寫入方法。

背景技術：

1、隨著后摩爾時代的到來，人工智能、物聯網、自動駕駛、云計算等新技術飛速發展，全球數據總量逐年激增，這對數據的存儲和高效處理提出了更高的要求。在進行數據處理時，大量數據需要在計算單元與各級存儲單元中頻繁搬運，制約了算力的進一步提升并帶來嚴重的功耗瓶頸。這其中的根源是由于傳統存儲單元無法同時實現非易失、高存儲密度和高速數據訪問的要求，進而嚴重限制了對海量數據的存儲和高效處理能力，因此迫切需要發展高速度、高集成密度、低功耗的新型非易失存儲器件。

2、在眾多新型非易失存儲器件候選中，氧化鉿基鐵電場效應晶體管(fefet)由于其超低功耗、高速、可微縮潛力以及多級存儲潛力等優勢具有極大的發展前景。然而，fefet仍然面臨著嚴重的可靠性問題，包括器件與器件之間(d2d)與循環之間(c2c)的漲落、有限的耐久性以及在1t結構的陣列中面臨的嚴重寫串擾問題。當fefet擴展到多級存儲，也即在一個單元中存儲多位信息時，這些可靠性問題會變得更加嚴重。以上任何一個可靠性問題均可能成為限制fefet未來應用的瓶頸，因此需要同時得到解決。

3、過去的研究工作大部分集中在從器件結構或材料等角度針對可靠性問題進行優化。近年來，學術界開始關注基于操作方法角度的可靠性提升路線，例如目標編程、耐久恢復和vw/2或vw/3寫入方法等。但目前階段仍然缺乏對陣列操作方法的深入研究，fefet陣列的可靠性需要進一步提高，尤其是在寫入串擾問題上。此外，現有的工作僅限于解決單一角度的可靠性問題，缺少對可靠性的全面優化，而將所提出的優化方法整合成一個緊湊且互相兼容的操作方法對于fefet陣列的實現是不可或缺的。

技術實現思路

1、針對以上現有技術中存在的問題，本發明提出了一種鐵電場效應晶體管(fefet)陣列的寫入方法，針對1t結構的多級存儲鐵電場效應晶體管陣列，采用自補償寫入、錯誤校正程序、和耐久恢復程序，同時解決了其所面臨的器件與器件之間(d2d)和循環之間(c2c)漲落大、耐久性有限以及寫入串擾嚴重的可靠性問題，具有流程簡潔、硬件開銷小等優點，并且與當前先進結點cmos技術兼容，易于實現。

2、本發明的技術方案如下：

3、一種鐵電場效應晶體管(fefet)陣列的寫入方法，fefet陣列由fefet存儲單元、字線、位線和源線組成1t結構的多級存儲陣列，同一行的fefet存儲單元共享相同的字線，同一列的fefet存儲單元共享相同的位線和源線，其特征在于，在fefet陣列的寫入過程中，采用自補償波形的正負電壓脈沖交替的脈沖序列進行寫入，對fefet存儲單元寫后的狀態進行讀驗證，當發現寫入錯誤時，啟動錯誤校正程序進行修正，以達到目標狀態，若錯誤校正程序失敗，則啟動耐久恢復程序，恢復fefet存儲器件性能；方法包括以下步驟：

4、1)對fefet陣列進行初始化，將每個fefet存儲單元設定成中間存儲狀態；

5、2)采用自補償波形的脈沖序列，對fefet陣列進行逐行寫入，所述自補償波形的脈沖序列為正負電壓脈沖交替的脈沖序列，其相鄰正負電壓脈沖的幅值的絕對值基本相等；

6、在進行每一行的寫入時，采用所述自補償波形的脈沖序列，即正負電壓脈沖交替進行寫入，分別對應多級存儲中不同的存儲狀態，比中間存儲狀態高的存儲狀態采用正脈沖寫入，而比中間存儲狀態低的存儲狀態采用負脈沖進行寫入；寫入時的順序為：先寫入最高存儲狀態即正脈沖，然后寫入最低存儲狀態即負脈沖，接著寫入次高存儲狀態即正脈沖，再寫入次低存儲狀態即負脈沖，隨后寫入第三高存儲狀態即正脈沖，接著寫入第三低存儲狀態即負脈沖，依次寫入高低不同的存儲狀態。

7、進一步，所述步驟1)對fefet陣列初始化，方法為：首先對整個陣列進行擦除，使每個fefet存儲單元置于最低狀態，隨后選中陣列的所有字線，在字線上施加中間存儲狀態對應的編程脈沖，同時所有的位線和源線接地，從而使陣列中所有fefet存儲單元置于中間存儲狀態，完成初始化。

8、進一步，所述步驟2)中對fefet陣列的一行進行寫入時，按照所述高低不同的存儲狀態的順序依次寫入，每個存儲狀態的寫入步驟包括：

9、2-1)對該行中要寫入的fefet存儲單元，寫入當前狀態對應的正/負脈沖；

10、2-2)對被寫入的fefet存儲單元，進行寫后讀驗證：若驗證寫入通過，則當前狀態寫入成功；若驗證寫入錯誤，則進入步驟2-3)啟動錯誤校正程序對寫入的狀態進行修正，以達到目標狀態；

11、2-3)啟動錯誤校正程序對寫入的狀態進行修正：若錯誤校正通過，達到目標狀態，則當前狀態寫入成功；若錯誤校正失敗，則進入步驟2-4)啟動耐久恢復程序；

12、2-4)啟動耐久恢復程序，恢復fefet存儲器件性能后，對被恢復的fefet存儲器件重新寫入當前狀態對應的脈沖，重復步驟2-2)直到當前狀態寫入成功。

13、進一步，所述步驟2)中對fefet陣列進行逐行寫入時，分別選中每一行對應的字線，對該行進行寫入。

14、進一步，所述步驟2)中對fefet陣列的一行進行寫入時，對該行中存儲相同存儲狀態的fefet存儲單元同時寫入：在選中的行對應的字線上施加相應的寫入脈沖，需要寫入的存儲單元對應的位線和源線接地，同時，該行中其他未選中存儲單元的位線和源線以及其他未選中行對應的字線上均施加幅值為寫入脈沖幅值1/2的電壓脈沖，用于抑制寫串擾。

15、進一步，所述步驟2-2)的寫后讀驗證，用于在對fefet存儲單元進行寫入后，檢驗其存儲狀態是否符合需求，通過測量fefet存儲單元的id-vg曲線來提取其閾值電壓，根據其是否在閾值區間內來進行檢驗。

16、進一步，所述步驟2-3)的錯誤校正程序，用于對錯誤的存儲狀態進行修正；當檢測到寫入錯誤后，根據錯誤的閾值狀態相對閾值區間高出上限或低于下限，選擇步長一定的遞增或遞減的脈沖序列進行重新寫入；當閾值電壓超過閾值區間的上限時，采用遞增的正脈沖序列進行錯誤校正，每次在前一個脈沖幅值的基礎上增大一個步長重新進行寫入，每次寫入后進行讀驗證，直到閾值電壓在正確的區間內，則停止錯誤校正程序；同理，當閾值電壓小于閾值區間的下限時，采用遞減的負脈沖序列進行重新寫入，直至閾值電壓達到正確的區間內；對進行錯誤校正的脈沖序列的脈沖次數設定一個限度，若超過這一限度后，錯誤的存儲狀態沒有被恢復，則判定為錯誤校正程序失敗，需要啟動耐久恢復程序。

17、進一步，所述步驟2-4)的耐久恢復程序，用于對循環后退化的fefet器件性能進行恢復；根據實際的器件特性采用較大幅值的負電壓脈沖施加到fefet的柵極上，通過使循環中積累的俘獲電子發生去俘獲，從而使循環過程導致的閾值電壓漂移恢復；選用的恢復電壓脈沖幅值絕對值大小在6～10v，脈沖寬度在10μs～1ms。

18、本發明的技術效果如下：

19、一、在提出的新型fefet陣列寫入方法中，通過采用錯誤校正方法，在每次寫入后若檢測到寫入錯誤，則進行錯誤校正，調整其閾值電壓，使其達到正確的存儲狀態，從而有效避免了由于fefet存儲單元d2d或c2c漲落導致的寫入錯誤，降低fefet存儲器的錯誤率。相比于常規使用的目標編程方法，提出的錯誤校正方法具有時間代價小、操作簡單的優勢。

20、本發明中提出的錯誤校正方法采用遞增或遞減的脈沖序列對錯誤的存儲狀態進行糾正。若檢測到閾值電壓超過閾值區間的上限，采用電壓遞增(固定步長)的正脈沖序列進行錯誤校正，每次在前一個脈沖的基礎上增大一個步長的幅值重新進行寫入，由于幅值增大，fefet鐵電層中指向溝道方向的極化強度增大，極化電荷對于溝道電勢的影響更加顯著，閾值電壓減小。每次寫入脈沖后讀驗證，一旦閾值電壓回到正確區間，則停止錯誤校正。相對應的，若檢測到閾值電壓小于閾值區間的下限，則采用電壓遞減(固定步長)的負脈沖序列進行錯誤校正，由于負脈沖幅值增大，fefet鐵電層中指向柵極方向的極化強度增大，因此閾值電壓增大。

21、二、在提出的新型fefet陣列寫入方法中，通過采用耐久恢復方法，在fefet由于循環次數(即寫入次數)增多發生疲勞之后進行耐久恢復，使退化的器件性能進行恢復，從而能夠進一步延長fefet的耐久性。

22、隨著fefet循環次數的增大，fefet中界面陷阱俘獲的電子逐漸積累，對鐵電層極化電荷的屏蔽效果增大，這導致fefet的最高存儲狀態的閾值電壓逐漸向負方向偏移，同時還觀察到fefet的d2d和c2c漲落逐漸增大。閾值電壓的偏移和漲落的增大導致了fefet的錯誤率隨著循環次數逐漸增大從而可能導致錯誤校正程序失效。當檢測到錯誤校正程序失效后，耐久恢復程序啟動：通過在fefet柵極上施加一個具有較大幅值和脈沖寬度的負電壓脈沖，使循環過程中積累的電子發生去俘獲，從而使最高存儲狀態的閾值電壓向正方向偏移，恢復存儲性能。

23、三、在提出的新型fefet寫入方法中，提出了一種新穎的自補償寫入方法。與傳統的寫入方法相比，采用的自補償波形導致每次寫入時對fefet陣列中其他未選中單元的寫入串擾互相抵消，從而抑制了寫入串擾的積累。

24、在傳統寫入方法中，fefet存儲器陣列首先被完全擦除至最低的存儲狀態，然后進行逐行編程，在每行進行編程時，只用遞增的正電壓脈沖進行編程，這導致每次編程時均會對陣列中其他fefet存儲單元施加一個正的寫串擾，寫串擾逐漸積累，使得fefet存儲單元的閾值電壓偏移。而在提出的自補償寫入方法中，fefet陣列首先初始化至中間狀態，隨后逐行寫入。在每行進行寫入時，采用正負電壓脈沖交替的脈沖序列進行寫入，這導致每次寫入時對未選中單元的寫串擾也是正負交替的，且幅值的絕對值基本相等，因此寫串擾之間互相抵消，從而抑制了閾值電壓的偏移，寫串擾減小。

25、四、本發明提出的新型fefet陣列寫入方法中，錯誤校正程序、耐久恢復程序以及自補償編程波形互相兼容，能夠在單一的工作流程中實現，同時解決了fefet面臨的d2d和c2c漲落大、耐久性有限以及寫串擾嚴重的可靠性問題。同時，提出的新型fefet陣列寫入方案操作簡便，流程緊湊，并且能夠用簡單的電路設計實現，對外圍電路的硬件開銷小。本發明為開發高可靠性fefet存儲器陣列奠定了基礎。