信號處理裝置、控制方法、圖像捕獲元件和電子設備與流程

本技術涉及信號處理裝置、控制方法、圖像傳感器和電子設備，并且特別地涉及能夠抑制拾取圖像的圖像質量降低的信號處理裝置、控制方法、圖像傳感器和電子設備。

背景技術：

在現有的CMOS圖像傳感器中，用于像素單元電路的MOSFET(金屬氧化物半導體場效應晶體管)的閾值中的差異可以生成拾取圖像上的固定圖形噪聲(FPN)。

近年來，已經構想抑制閾值中的此類差異的方法(例如，參見專利文獻1到專利文獻6和非專利文獻1)。在這些方法中，通過負反饋為每個像素控制浮置擴散(FD)的電壓，使得像素輸出保持恒定。

專利文獻1：日本專利申請特開No.2005-110275

專利文獻2：日本專利申請特開No.2012-19167

專利文獻3：日本專利申請特開No.2012-19168

專利文獻4：日本專利申請特開No.2012-114838

專利文獻5：日本專利申請特開No.2012-151369

專利文獻6：日本專利申請特開No.1998-281870

非專利文獻1：非專利文獻1：Ryo Kagaya、Masayuki Ikebe、Tetsuya Asai和Yoshihito Amemiya，“通過CMOS圖像傳感器負反饋復位抵消片上固定圖形噪聲(On-Chip Fixed-Pattern-Noise Canceling by Negative-Feedback Reset for CMOS Image Sensors)”，圖像信息和電視工程師協會的期刊，Vol.59，No.3(2005)，北海道大學，2005。

技術實現要素：

要解決的問題

然而，在這些方法的情況下，很難抑制像素中提供的復位晶體管的饋通差異。

鑒于上述情形已經提出本技術。本技術的目標是抑制拾取圖像的圖像質量的降低。

用于解決問題的手段

根據本技術的一個方面，提供了信號處理裝置，包括：連接控制單元，該連接控制單元控制信號線和比較單元的兩個輸入之間的連接，通過信號線傳輸從單位像素讀取的信號，比較單元將從單位像素讀取的信號與參考電壓進行比較；以及連接單元，該連接單元根據連接控制單元的控制，將信號線連接到比較單元的兩個輸入中的任一個輸入，或使信號線與比較單元的兩個輸入斷開。

連接單元可以包括MOSFET，該MOSFET驅動作為開關，該開關根據從連接控制單元提供的控制信號，將信號線連接到比較單元的兩個輸入中的任一個輸入，或使信號線與比較單元的兩個輸入斷開。

當比較單元的輸出被反饋回到單位像素的浮置擴散時，連接控制單元可以控制連接單元將信號線連接到比較單元的負輸入；當實行自動調零處理時，連接控制單元可以控制連接單元將信號線連接到比較單元的正輸入；以及當比較單元的輸出被再次反饋回到單位像素的浮置擴散時，連接控制單元可以控制連接單元將信號線連接到比較單元的負輸入。

信號處理裝置還可以包括參考電壓連接控制單元，該參考電壓連接控制單元控制參考電壓和比較單元的兩個輸入之間的連接；以及參考電壓連接單元，該參考電壓連接單元根據參考電壓連接控制單元的控制，將參考電壓連接到比較單元的兩個輸入中的任一個輸入，或使參考電壓與比較單元的兩個輸入斷開。

信號處理裝置還可以包括：反饋線連接控制單元，該反饋線連接控制單元控制比較單元的輸出和單位像素的浮置擴散之間的連接；以及反饋線連接單元，該反饋線連接單元根據反饋線連接控制單元的控制，將比較單元的輸出連接到單位像素的浮置擴散，或使比較單元的輸出與單位像素的浮置擴散斷開。

多個單位像素可以被布置成像素陣列中的矩陣圖案，多個單位像素單元形成于像素陣列中，多個單位像素單元每個包括像素陣列的多個單位像素中的一部分，并且連接單元可以被提供用于每個單位像素單元。

信號處理裝置還可以包括復位控制單元，該復位控制單元控制用于單位像素的每行的復位晶體管的操作，其中當比較單元的輸出被反饋回到單位像素的浮置擴散時，復位控制單元可以連接被提供用于包括在像素陣列中待處理的單位像素的行的復位晶體管，并且在進行反饋之后，斷開復位晶體管。

信號處理裝置還可以包括：信號線連接控制單元，該信號線連接控制單元控制信號線和比較單元的輸入之間的連接，通過信號線傳輸從單位像素讀取的信號；以及信號線連接單元，該信號線連接單元根據信號線連接控制單元的控制，將信號線連接到比較單元的輸入，或使信號線與比較單元的輸入斷開。

信號線連接單元可以被提供用于像素陣列中的單位像素的每列，多個單位像素被布置成像素陣列中的矩陣圖案。

信號線連接控制單元可以控制被提供用于包括單位像素的列的信號線連接單元在比較單元的輸出被反饋回到浮置擴散時，將被提供用于單位像素的列的信號線連接到比較單元的輸入。

信號處理裝置還可以包括：比較單元；以及計數器，該計數器計數直到比較單元的比較結果改變。

比較單元和計數器可以被提供用于多個單位像素單元中的每個單位像素單元，多個單位像素單元每個包括像素陣列的多個單位像素中的一部分，多個單位像素單元形成于像素陣列中，多個單位像素被布置成像素陣列中的矩陣圖案。

信號處理裝置還可以包括單位像素組，該單位像素組包括多個單位像素。

單位像素組可以形成像素陣列，多個單位像素被布置成像素陣列中的矩陣圖案。

多個單位像素單元可以形成于像素陣列中，多個單位像素單元每個包括像素陣列的多個單位像素的一部分。

根據本技術的一個方面，提供了控制方法，包括：當將從單位像素讀取的信號與參考電壓進行比較的比較單元的輸出被反饋回到單位像素的浮置擴散時，將信號線連接到比較單元的負輸入，其中，通過信號線傳輸從單位像素讀取的信號；當進行自動調零處理時，將信號線連接到比較單元的正輸入；以及當比較單元的輸出被再次反饋回到單位像素的浮置擴散時，將信號線連接到比較單元的負輸入。

根據本技術的另一個方面，提供了圖像傳感器，包括：像素陣列，多個單位像素被布置成所述像素陣列中的矩陣圖案；連接控制單元，該連接控制單元控制信號線和比較單元的兩個輸入之間的連接，其中，通過信號線傳輸從單位像素讀取的信號，比較單元將從單位像素讀取的信號與參考電壓進行比較；以及連接單元，該連接單元根據連接控制單元的控制，將信號線連接到比較單元的兩個輸入中的任一個輸入，或使信號線與比較單元的兩個輸入斷開。

圖像傳感器還可以包括：比較單元；以及計數器，該計數器計數直到比較單元的比較結果改變，其中多個單位像素單元形成于像素陣列中，多個單位像素單元每個包括像素陣列的多個單位像素中的一部分，并且比較單元、計數器和連接單元被提供用于每個單位像素單元。

圖像傳感器還可以包括多個半導體基板，其中連接控制單元、連接單元、比較單元和計數器形成于與像素陣列形成于其上的半導體基板不同的半導體基板上。

根據本技術的另一個方面，提供了電子設備，包括：成像單元，該成像單元拾取目標的圖像；以及圖像處理單元，該圖像處理單元對通過由成像單元進行成像獲取的圖像數據進行圖像處理，成像單元包括像素陣列，多個單位像素被布置成像素陣列中的矩陣圖案，連接控制單元，該連接控制單元控制信號線和比較單元的兩個輸入之間的連接，通過信號線傳輸從單位像素讀取的信號，比較單元將從單位像素讀取的信號與參考電壓進行比較，以及連接單元，該連接單元根據連接控制單元的控制，將信號線連接到比較單元的兩個輸入中的任一個輸入，或使信號線與比較單元的兩個輸入斷開。

在本技術的一個方面中，當將從單位像素讀取的信號與參考電壓進行比較的比較單元的輸出被反饋回到單位像素的浮置擴散時，信號線被連接到比較單元的負輸入，通過信號線傳輸從單位像素讀取的信號；當進行自動調零處理時，信號線被連接到比較單元的正輸入；以及當比較單元的輸出被再次反饋回到單位像素的浮置擴散時，信號線被連接到比較單元的負輸入。

在本技術的另一個方面中，在包括多個單位像素被布置成矩陣圖案的像素陣列的圖像傳感器中，當將從單位像素讀取的信號與參考電壓進行比較的比較單元的輸出被反饋回到單位像素的浮置擴散時，信號線被連接到比較單元的負輸入，通過信號線傳輸從單位像素讀取的信號；當進行自動調零處理時，信號線被連接到比較單元的正輸入；以及當比較單元的輸出被再次反饋回到單位像素的浮置擴散時，信號線被連接到比較單元的負輸入。

在本技術的另一個方面中，在包括多個單位像素被布置成矩陣圖案的像素陣列的電子設備的圖像傳感器中，當將從單位像素讀取的信號與參考電壓進行比較的比較單元的輸出被反饋回到單位像素的浮置擴散時，信號線被連接到比較單元的負輸入，通過信號線傳輸從單位像素讀取的信號；當進行自動調零處理時，信號線被連接到比較單元的正輸入；當比較單元的輸出被再次反饋回到單位像素的浮置擴散時，信號線被連接到比較單元的負輸入，拾取目標的圖像，并且對所獲得的圖像數據進行圖像處理。

效果

根據本技術，獲取拾取圖像是可能的。另外，根據本技術，抑制拾取圖像的圖像質量降低是可能的。

附圖說明

[圖1]示出圖像傳感器的主要配置示例的圖示。

[圖2]用于描述像素單元的示例的圖示。

[圖3]示出單位像素的主要配置示例的圖示。

[圖4]示出圖像傳感器的各個單元的主要配置示例的圖示。

[圖5]示出圖像傳感器的主要配置示例的圖示。

[圖6]示出圖像傳感器的主要配置示例的圖示。

[圖7]示出對應于一個像素單元的量的主要配置示例的圖示。

[圖8]描述成像控制處理的流程的示例的流程圖。

[圖9]示出成像狀態的示例的定時圖。

[圖10]描述反饋階段處理的流程的示例的流程圖。

[圖11]示出反饋階段狀態的示例的定時圖。

[圖12]示出在時間T1的狀態的示例的圖示。

[圖13]示出在時間T2的狀態的示例的圖示。

[圖14]示出在時間T3的狀態的示例的圖示。

[圖15]示出在時間T4的狀態的示例的圖示。

[圖16]示出在時間T5的狀態的示例的圖示。

[圖17]示出在時間T6的狀態的示例的圖示。

[圖18]示出在時間T7的狀態的示例的圖示。

[圖19]示出在時間T8的狀態的示例的圖示。

[圖20]示出在時間T9的狀態的示例的圖示。

[圖21]示出在時間T10的狀態的示例的圖示。

[圖22]示出在時間T11的狀態的示例的圖示。

[圖23]示出在時間T13的狀態的示例的圖示。

[圖24]示出在時間T14的狀態的示例的圖示。

[圖25]示出在時間T15的狀態的示例的圖示。

[圖26]示出反饋階段狀態的示例的定時圖。

[圖27]描述預設讀取階段處理的流程的示例的流程圖。

[圖28]示出預設讀取階段處理的示例的定時圖。

[圖29]示出在時間T41的狀態的示例的圖示。

[圖30]示出在時間T42的狀態的示例的圖示。

[圖31]示出在時間T43的狀態的示例的圖示。

[圖32]示出在時間T44的狀態的示例的圖示。

[圖33]示出預設讀取階段狀態的示例的定時圖。

[圖34]示出轉移狀態的示例的定時圖。

[圖35]示出在時間T61的狀態的示例的圖示。

[圖36]描述數據讀取階段處理的流程的示例的流程圖。

[圖37]示出數據讀取階段狀態的示例的定時圖。

[圖38]示出在時間T71的狀態的示例的圖示。

[圖39]示出在時間T72的狀態的示例的圖示。

[圖40]示出在時間T73的狀態的示例的圖示。

[圖41]示出在時間T74的狀態的示例的圖示。

[圖42]示出數據讀取階段狀態的示例的定時圖。

[圖43]示出成像裝置的主要配置示例的圖示。

具體實施方式

在下文中，將描述用于完成本公開的實施例(在下文中，稱為實施例)。注意，將以以下次序進行描述。

1.第一實施例(圖像傳感器)

2.第二實施例(成像裝置)

<1.第一實施例>

<MOSFET的閾值中的差異>

在現有的CMOS圖像傳感器中，用于像素單元電路的MOSFET(金屬氧化物半導體場效應晶體管)的閾值中的差異(之后將描述的放大晶體管的閾值(Vth)中的差異)可以生成拾取圖像上的固定圖形噪聲(FPN)。

在這一點上，如在例如專利文獻1到專利文獻6和非專利文獻1中描述的已經被構想的抑制閾值中的此類差異的方法。在這些方法中，通過負反饋為每個像素控制浮置擴散(FD)的電壓，使得像素輸出保持恒定。

然而，在這些方法的情況下，很難抑制被設置在像素中的復位晶體管的饋通差異。

當饋通差異顯著小于閾值電壓Vth中的差異時，可以用相關雙采樣(CDS)操作顯著去除由于饋通差異生成的噪聲。然而，在例如A/D轉換器不能進行模擬CDS的情況下，當進行高增益A/D轉換時，饋通差異很大。在這樣的情況下，可以變成用于A/D轉換時間或增益最大值的限速條件。

<針對饋通差異的對策>

鑒于上述，提供了連接控制單元和連接單元。連接控制單元控制信號線和比較單元的兩個輸入之間的連接。通過信號線傳輸從單位像素讀取的信號。比較單元將從單位像素讀取的信號與參考電壓進行比較。連接單元根據連接控制單元的控制，將信號線連接到比較單元的兩個輸入中的任一個輸入，或使信號線與比較單元的兩個輸入斷開。

然后，連接控制單元可以當將從單位像素讀取的信號與參考電壓進行比較的比較單元的輸出被反饋回到單位像素的浮置擴散時，將信號線連接到比較單元的負輸入，通過信號線傳輸從單位像素讀取的信號；當進行自動調零處理時，將信號線連接到比較單元的正輸入；以及當比較單元的輸出被再次反饋回到單位像素的浮置擴散時，將信號線連接到比較單元的負輸入。

利用該配置，可能減少包括在像素信號中的且由于復位晶體管的場通差異生成的電壓分量。因而，可能抑制拾取圖像的圖像質量的降低。

應當注意，連接單元可以包括MOSFET，該MOSFET驅動作為開關，該開關根據從連接控制單元提供的控制信號，將信號線連接到比較單元的兩個輸入中的任一個輸入，或使信號線與比較單元的兩個輸入斷開。

另外，連接控制單元可以當比較單元的輸出被反饋回到單位像素的浮置擴散時，控制連接單元將信號線連接到比較單元的負輸入，當進行自動調零處理時，控制連接單元將信號線連接到比較單元的正輸入，以及當比較單元的輸出被再次反饋回到單位像素的浮置擴散時，控制連接單元將信號線連接到比較單元的負輸入。

另外，信號處理裝置還可以包括參考電壓連接控制單元，該參考電壓連接控制單元控制參考電壓和比較單元的兩個輸入之間的連接；以及參考電壓連接單元，該參考電壓連接單元根據參考電壓連接控制單元的控制，將參考電壓連接到比較單元的兩個輸入中的任一個輸入，或使參考電壓與比較單元的兩個輸入斷開。

另外，信號處理裝置還可以包括：反饋線連接控制單元，該反饋線連接控制單元控制比較單元的輸出和單位像素的浮置擴散之間的連接；以及反饋線連接單元，該反饋線連接單元根據反饋線連接控制單元的控制，將比較單元的輸出連接到單位像素的浮置擴散，或使比較單元的輸出與單位像素的浮置擴散斷開。

另外，多個單位像素可以被布置成像素陣列中的矩陣圖案，多個單位像素單元形成于像素陣列中，多個單位像素單元每個包括像素陣列的多個單位像素中的一部分，并且連接單元被提供用于每個單位像素單元。

另外，信號處理裝置還可以包括復位控制單元，該復位控制單元控制用于單位像素的每行的復位晶體管的操作，其中當比較單元的輸出被反饋回到單位像素的浮置擴散時，復位控制單元連接被提供用于包括在像素陣列中待處理的單位像素的行的復位晶體管，并且在進行反饋之后，斷開復位晶體管。

另外，信號處理裝置還可以包括：信號線連接控制單元，該信號線連接控制單元控制信號線和比較單元的輸入之間的連接，通過信號線傳輸從單位像素讀取的信號；以及信號線連接單元，該信號線連接單元根據信號線連接控制單元的控制，將信號線連接到比較單元的輸入，或使信號線與比較單元的輸入斷開。

然后，信號線連接單元可以被提供用于像素陣列中的單位像素的每列，多個單位像素被布置成像素陣列中的矩陣圖案。

另外，信號線連接控制單元可以控制被提供用于包括單位像素的列的信號線連接單元在比較單元的輸出被反饋回到浮置擴散時，將被提供用于單位像素的列的信號線連接到比較單元的輸入。

另外，信號處理裝置還可以包括：比較單元；以及計數器，該計數器計數直到比較單元的比較結果改變。

另外，比較單元和計數器可以被提供用于多個單位像素單元中的每個單位像素單元，多個單位像素單元每個包括像素陣列的多個單位像素中的一部分，多個單位像素單元形成于像素陣列中，多個單位像素被布置成像素陣列中的矩陣圖案。

另外，信號處理裝置還可以包括單位像素組，該單位像素組包括多個單位像素。

單位像素組可以形成像素陣列，多個單位像素被布置成像素陣列中的矩陣圖案。

另外，多個單位像素單元可以形成于像素陣列中，多個單位像素單元每個包括像素陣列的多個單位像素的一部分。

<圖像傳感器>

圖1中示出作為本技術所應用于的圖像傳感器的實施例的圖像傳感器的主要配置示例。圖1中所示的圖像傳感器100是對來自目標的光進行光電轉換且將其輸出作為圖像數據的設備。例如，圖像傳感器100被配置作為使用CMOS的CMOS(互補金屬氧化物半導體)圖像傳感器，或使用CCD的CCD(電荷耦合設備)圖像傳感器。

如圖1所示，圖像傳感器100包括像素陣列101、VSL連接單元102、A/D轉換單元103、水平轉移單元104、FBL連接單元105、控制單元110、區域掃描單元111、VSL連接控制單元112、A/D轉換控制單元113、水平掃描單元114和FBL連接控制單元115。

像素陣列101是其中的圖像配置(單位像素121)被布置成平坦形式或彎曲形式的像素區域，其中，圖像配置包括光電轉換設備諸如光電二極管。

由VSL連接控制單元112控制VSL連接單元102，并且VSL連接單元102將垂直信號線(VSL)連接到A/D轉換單元103，或使垂直信號線(VSL)與A/D轉換單元103斷開。通過垂直信號線(VSL)傳輸從像素陣列101的每個單位像素讀取的信號。

由A/D轉換控制單元113控制A/D轉換單元103，A/D轉換單元103對模擬信號進行A/D轉換，并且將數字數據輸出到水平轉移單元104。從像素陣列101的每個單位像素讀取模擬信號，并且通過垂直信號線(VSL)傳輸模擬信號。

由水平掃描單元114控制水平轉移單元104，水平轉移單元104轉移A/D轉換單元103提供的數字數據，并且將數字數據輸出到例如后續階段的處理單元或圖像傳感器100的外面。

由FBL連接控制單元115控制FBL連接單元105，并且FBL連接單元105將A/D轉換單元103的放大器(之后將描述的比較單元)的輸出連接到像素陣列101的單位像素的浮置擴散(FD)，或使A/D轉換單元103的放大器(之后將描述的比較單元)的輸出與像素陣列101的單位像素的浮置擴散(FD)斷開。

控制單元110通過控制區域掃描單元111到FBL連接控制單元115，控制圖像傳感器100的整個操作(各個單元的操作)。

由控制單元110控制區域掃描單元111，并且區域掃描單元111控制像素陣列101的每個單位像素的晶體管的操作。由控制單元110控制VSL連接控制單元112，并且VSL連接控制單元112控制構成VSL連接單元102的各個單元的操作。由控制單元110控制A/D轉換控制單元113，并且A/D轉換控制單元113控制構成AD轉換單元103的各個單元的操作。由控制單元110控制水平掃描單元114，并且水平掃描單元114控制構成水平轉移單元104的各個單元的操作。由控制單元110控制FBL連接控制單元115，并且FBL連接控制單元115控制構成FBL連接單元105的各個單元的操作。

<像素陣列>

圖2中示出了像素陣列101的配置示例。如圖2所示，像素陣列101是其中的圖像配置(單位像素121)被配置成陣列形式的區域，其中，圖像配置包括光電轉換設備諸如光電二極管。在該圖中，水平方向上單位像素121的布置表示行，并且垂直方向上單位像素121的布置表示列。

每個單位像素121從目標接收光，對入射光進行光電轉換，儲存電荷，并且在預定定時將電荷輸出作為像素信號。

另外，如圖2所示，在像素陣列101中，形成多個像素單元120，每個像素單元120包括多個單位像素121。即，像素單元120每個是單位像素組，該單位像素組被包含在通過將像素陣列101的像素區域劃分為多個區域而獲得的部分區域中。可以任意設定像素單元120的大小(包括在像素單元120中的單位像素121的數量)或形狀。注意，像素單元120的大小(包括在像素單元120中的單位像素121的數量)或形狀不需要彼此相同。

例如，在圖2的情況下，像素單元120包括4×4(4行4列)單位像素121。然而，像素單元120可以包括1×8、2×2、2×4、4×2、4×8、8×4、8×1或16×16單位像素121。不言而喻，像素單元120的大小并不限于該示例。另外，雖然圖2中僅示出一個像素單元120，但是像素單元120實際上形成于整個像素陣列101中。也就是說，每個單位像素121屬于像素單元120中的任一個像素單元。

另外，雖然每個單位像素121被示出作為具有圖2中的相同大小的正方形，但是可以任意設定每個單位像素121的大小或形狀。單位像素121不需要具有正方形形狀，以及相同的大小和形狀。

<單位像素的配置>

圖3是示出單位像素121的電路配置的主要配置示例的圖示。在圖3中所示的示例的情況下，單位像素121包括光電二極管(PD)131、轉移晶體管132、復位晶體管133、放大晶體管134和選擇晶體管135。

光電二極管(PD)131將所接收的光光電轉換為具有對應于光量的電荷量的光電荷(本文中，光電子)，并且儲存光電荷。光電二極管(PD)131的陽極連接到像素區域的接地(像素接地)，并且光電二極管(PD)131的陰極經由轉移晶體管132連接到浮置擴散(FD)。不言而喻，可以使用如下方法：光電二極管(PD)131的陰極連接到像素區域的電源(像素電源)、光電二極管(PD)131的陽極經由轉移晶體管132連接到浮置擴散(FD)，以及光電荷被讀取作為光穴。

轉移晶體管132控制從光電二極管(PD)131讀取光電荷。轉移晶體管132的漏極連接到浮置擴散，并且轉移晶體管132的源極連接到光電二極管(PD)131的陰極。另外，轉移控制線(TRG)連接到轉移晶體管132的柵極。通過轉移控制線(TRG)傳輸從區域掃描單元111(圖1)提供的轉移控制信號。當轉移控制線(TRG)(即，轉移晶體管132的柵極電位)處于斷開狀態時，不會從光電二極管(PD)131轉移光電荷(光電荷儲存在光電二極管(PD)131中)。轉移控制線(TRG)(即，轉移晶體管132的柵極電位)處于導通狀態，儲存在光電二極管(PD)131中的光電荷被傳送到浮置擴散(FD)。

復位晶體管133使浮置擴散(FD)的電位復位。復位晶體管133的源極連接到浮置擴散(FD)。另外，復位控制線(RST)連接到復位晶體管133的柵極。通過復位控制線(RST)傳輸區域掃描單元111(圖1)提供的復位控制信號。然后，反饋線(FBL)連接到復位晶體管133的漏極。通過反饋線(FBL)經由FBL連接單元105傳輸構成A/D轉換單元103的放大器(比較單元)的輸出信號。當復位控制信號(RST)(即，復位晶體管133的柵極電位)處于斷開狀態時，將浮置擴散(FD)與反饋線(FBL)切斷。也就是說，不將A/D轉換單元103的放大器的輸出(比較單元的輸出)反饋回到浮置擴散(FD)。當復位控制信號(RST)(即，復位晶體管133的柵極電位)處于導通狀態時，可以將A/D轉換單元103的放大器的輸出(比較單元的輸出)提供給浮置擴散(FD)，并且用放大器的輸出(電位)使浮置擴散(FD)復位是可能的。

放大晶體管134放大浮置擴散(FD)的電位改變，并且將該電位改變輸出作為電信號(模擬信號)。放大晶體管134的柵極連接到浮置擴散(FD)，放大晶體管134的漏極連接到源極跟隨器電源電壓，并且放大晶體管134的源極連接到選擇晶體管135的漏極。例如，放大晶體管134將通過復位晶體管133復位的浮置擴散(FD)的電位輸出到選擇晶體管135作為復位信號(復位電平)。另外，放大晶體管134將由轉移晶體管132將光電荷傳送至的浮置擴散(FD)的電位，輸出到選擇晶體管135作為可選的儲存信號(信號電平)。

選擇晶體管135控制到放大晶體管134(即，A/D轉換單元103)提供的電信號的垂直信號線VSL的輸出。選擇晶體管135的漏極連接到放大晶體管134的源極，并且選擇晶體管135的源極連接到垂直信號線VSL。另外，選擇控制線(SEL)連接到選擇晶體管135的柵極。通過選擇控制線(SEL)傳輸區域掃描單元111(圖1)提供的選擇控制信號。當選擇控制信號(SEL)(即，選擇晶體管135的柵極電位)處于斷開狀態時，放大晶體管134和垂直信號線VSL彼此電切斷。因而，在該狀態下，不從單位像素121輸出復位信號、像素信號等。當選擇控制信號(SEL)(即，選擇晶體管135的柵極電位)處于導通狀態時，單位像素121處于所選擇的狀態。也就是說，放大晶體管134和垂直信號線VSL彼此電連接，并且從放大晶體管134輸出的信號被提供給垂直信號線VSL作為單位像素121的像素信號。具體地，從單位像素121讀取復位信號、像素信號等。

<VSL連接單元、A/D轉換單元、FBL連接單元>

圖4是示出VSL連接單元102、A/D轉換單元103和FBL連接單元105的主要配置示例的框圖。注意，在以下中，將進行如N(N指示任意自然數)個像素單元120形成于像素陣列101中的描述。

如圖4所示，VSL連接單元102包括區域VSL連接單元142-1到區域VSL連接單元142-N。在為了解釋不需要區分區域VSL連接單元142-1到區域VSL連接單元142-N的情況下，區域VSL連接單元142-1到區域VSL連接單元142-N被稱為區域VSL連接單元142。

類似地，A/D轉換單元103包括區域A/D轉換單元143-1到區域A/D轉換單元143-N。在為了解釋不需要區分區域A/D轉換單元143-1到區域A/D轉換單元143-N的情況下，區域A/D轉換單元143-1到區域A/D轉換單元143-N被稱為區域A/D轉換單元143。注意，A/D轉換單元103還包括生成斜波作為參考電壓的D/A轉換單元(DAC)144。D/A轉換單元(DAC)144將所生成的斜波提供給每個區域A/D轉換單元143作為參考電壓。

另外，類似地，FBL連接單元105包括區域FBL連接單元141-1到區域FBL連接單元141-N。在為了解釋不需要區分區域FBL連接單元141-1到區域FBL連接單元141-N的情況下，區域FBL連接單元141-1到區域FBL連接單元141-N被稱為區域FBL連接單元141。

區域VSL連接單元142-1到區域VSL連接單元142-N、區域A/D轉換單元143-1到區域A/D轉換單元143-N，以及區域FBL連接單元141-1到區域FBL連接單元141-N與像素陣列101的不同的像素單元120(像素單元120-1到像素單元120-N)相關聯，并且每個對對應的像素單元120進行處理。

也就是說，像素陣列的每個像素單元120的垂直信號線(VSL)經由對應的區域VSL連接單元142連接到對應的區域A/D轉換單元143。另外，每個區域A/D轉換單元143的反饋信號線(FBL)經由對應的區域FBL連接單元141連接到對應的像素單元120。

每個區域FBL連接單元141根據FBL連接控制單元115(圖1)的控制，將反饋線(FBL)連接到像素陣列101的對應的像素單元120的單位像素121的浮置擴散(FD)，或使反饋線(FBL)與像素陣列101的對應的像素單元120的單位像素121的浮置擴散(FD)斷開。通過反饋線(FBL)傳輸對應的區域A/D轉換單元143的放大器(之后將描述的比較單元)的輸出。

每個區域VSL連接單元142根據VSL連接控制單元112(圖1)的控制，將像素陣列101的對應的像素單元120的單位像素121的垂直信號線(VSL)連接到對應的區域A/D轉換單元143，或使像素陣列101的對應的像素單元120的單位像素121的垂直信號線(VSL)與對應的區域A/D轉換單元143斷開。

每個區域A/D轉換單元143根據A/D轉換控制單元113(圖1)的控制，將從對應的像素單元120的單位像素121讀取的信號的信號電平與從D/A轉換單元(DAC)144提供的斜波(參考電壓)進行比較。通過垂直信號線(VSL)傳輸信號。每個區域A/D轉換單元143將比較結果提供給水平轉移單元104作為數字數據。另外，每個區域A/D轉換單元143經由對應的區域FBL連接單元141-1將比較結果提供給對應的像素單元120的單位像素121的浮置擴散(FD)。

例如，區域FBL連接單元141-1、區域VSL連接單元142-1和區域A/D轉換單元143-1對像素單元120-1(未示出)進行處理。另外，例如，區域FBL連接單元141-2、區域VSL連接單元142-2和區域A/D轉換單元143-2對像素單元120-2(未示出)進行處理。類似地，例如，區域FBL連接單元141-N、區域VSL連接單元142-N和區域A/D轉換單元143-N對像素單元120-N(未示出)進行處理。

如上所述，像素陣列101或其讀取電路被配置用于每個像素單元120，并且并行地對每個像素單元120進行處理。

<基板配置>

例如，圖1中所示的圖像傳感器100的配置可以形成于如圖5中所示的單個半導體基板上。也就是說，讀取電路諸如A/D轉換單元103可以形成于與像素陣列101(即，像素區域的配置)形成于其上的半導體基板相同的半導體基板上。注意，雖然圖5中省略了圖1中所示的其它配置諸如VSL連接單元102和FBL連接單元105的說明，但是這些配置實際上也形成于相同的半導體基板上。不言而喻，除了圖1中所示的這些之外的配置可以形成于相同的半導體基板上。

另外，例如，圖像傳感器100的電路配置可以形成于如圖6所示的彼此疊置的兩個半導體基板(層壓芯片(像素基板151和電路基板152))上。

也就是說，圖1中所示的圖像傳感器100的配置可以形成于多個半導體基板上。例如，圖像傳感器100包括例如如圖6所示的彼此疊置的兩個半導體基板(層壓芯片(像素基板151和電路基板152))，并且圖1所示的電路配置可以形成于半導體基板上。

例如，像素區域(即，像素陣列101)可以形成于像素基板151上，并且讀取電路諸如A/D轉換單元103可以形成于電路基板152上。在圖6中所示的示例的情況下，形成N個像素單元120(像素單元120-1到像素單元120-N)。對應于像素單元120的區域A/D轉換單元143形成于電路基板152上。注意，雖然圖6中省略了圖1中所示的其它配置諸如VSL連接單元102和FBL連接單元105的說明，但是這些配置實際上也形成于像素基板151或電路基板152上。這些配置可以或形成于像素基板151上或電路基板152上。然而，通過在電路基板152上形成盡可能多的配置，使得像素基板151中的像素區域(像素陣列101)更大是可能的。于是，提高像素的靈敏度是可能的。

也就是說，例如，FBL連接控制單元115、FBL連接單元105和之后將描述的比較單元171和計數器172可以形成于電路基板152上，電路基板152與像素陣列101形成于其上的像素基板151不同。

另外，像素基板151和電路基板152不需要具有相同的大小和形狀，并且可以包括非疊置部分。應該注意的是，通過布置像素單元120和讀取電路諸如與此相對應的區域A/D轉換單元143使得它們之間的距離盡可能的短，97次縮短布線距離是可能的。于是，使得布線或設備布局容易是可能的。另外，抑制成本增加是可能的。

另外，通過為包括如圖6的示例中所示的多行和多列單位像素121的每個像素單元120提供A/D轉換單元(區域A/D轉換單元143)，將基板之間的連接(例如，微凸塊或TSV)的數量減少到一個或幾個是可能的。因而，不需要根據像素間距確保用于連接的區域。另外，因為連接的數量少，所以可以預期產量的提高。

注意，可以任意設定半導體基板(層壓芯片)的數量(層數)，并且半導體基板(層壓芯片)的數量(層數)可以是三個或更多。在該情況下，FBL連接單元105可以形成于與像素陣列101到水平轉移單元104形成于其上的半導體基板不同的半導體基板上。另外，FBL連接控制單元115可以形成于與FBL連接單元105形成于其上的半導體基板相同的半導體基板上。另外，VSL連接單元102或VSL連接控制單元112可以形成于與FBL連接單元105形成于其上的半導體基板相同的半導體基板上。另外，A/D轉換單元103或A/D轉換控制單元113可以形成于與FBL連接單元105形成于其上的半導體基板相同的半導體基板上。另外，水平轉移單元104或水平掃描單元114也可以形成于與FBL連接單元105形成于其上的半導體基板相同的半導體基板上。另外，像素陣列101或區域掃描單元111也可以形成于與FBL連接單元105形成于其上的半導體基板相同的半導體基板上。另外，控制單元110可以形成于與FBL連接單元105形成于其上的半導體基板相同的半導體基板上。

具體地，FBL連接單元105可以形成于與圖1中所示的其它配置中的任一個配置形成于其上的半導體基板相同的半導體基板上，或FBL連接單元105可以形成于與圖1中所示的其它配置中的任一個配置形成于其上的半導體基板不同的半導體基板上。

<像素單元的單元中的配置>

圖7是示出對應于一個像素單元的量的像素陣列101和對應于像素單元120的讀取電路的配置示例的圖示。

在圖7的示例中，像素單元120包括兩行兩列單位像素121(單位像素121-11、單位像素121-21、單位像素121-12和單位像素121-22)。雖然可以如上所述任意設定像素單元120的單位像素的數量，但是將在以下中關于該示例進行描述。

每個單位像素121具有如參考圖3所描述的示例的此類配置。區域掃描單元111和每個單位像素121經由轉移控制線(TRG)、復位控制線(RST)和選擇控制線(SEL)彼此連接。這些控制線被布線用于單位像素的每行。例如，單位像素121-11和單位像素121-21連接到轉移控制線(TRG1)、復位控制線(RST1)和選擇控制線(SEL1)。另外，例如，單位像素121-12和單位像素121-22連接到轉移控制線(TRG2)、復位控制線(RST2)和選擇控制線(SEL2)。

區域掃描單元111通過轉移控制線(TRG1)，將轉移控制信號(TRG1)提供給單位像素121-21的轉移晶體管132的柵極和單位像素121-21。類似地，區域掃描單元111通過轉移控制線(TRG2)，將轉移控制信號(TRG2)提供給單位像素121-12的轉移晶體管132的柵極和單位像素121-22。

另外，區域掃描單元111通過復位控制線(RST1)，將復位控制信號(RST1)提供給單位像素121-11的復位晶體管133的柵極和單位像素121-21。類似地，區域掃描單元111通過復位控制線(RST2)，將復位控制信號(RST2)提供給單位像素121-12的復位晶體管133的柵極和單位像素121-22。

另外，區域掃描單元111通過選擇控制線(SEL1)，將選擇控制信號(SEL1)提供給單位像素121-11的選擇晶體管135的柵極和單位像素121-21。類似地，區域掃描單元111通過選擇控制線(SEL2)，將選擇控制信號(SEL2)提供給單位像素121-12的選擇晶體管135的柵極和單位像素121-22。

另外，如圖7所示，圖像傳感器100包括VSL開關161-1和VSL開關161-2作為區域VSL連接單元142(圖4)的配置。在為了解釋不需要區分VSL開關161-1和VSL開關161-2的情況下，VSL開關161-1和VSL開關161-2被稱為VSL開關161。可以任意設定VSL開關161的配置，并且例如，VSL開關161的配置可以包括MOSFET。在該情況下，從VSL連接控制單元112將VSL連接控制信號(VSLSM)提供給VSL開關161的柵極。VSL開關161根據VSL連接控制信號(VSLSW)的值，將單位像素121的一側上的垂直信號線(VSL)連接到之后將描述的比較單元171的一側上的垂直信號線(VSL)，或使單位像素121的一側上的垂直信號線(VSL)與之后將描述的比較單元171的一側上的垂直信號線(VSL)斷開。

在圖7的示例的情況下，VSL開關161被提供用于單位像素121的每列。也就是說，VSL開關161-1形成于將單位像素121-11和單位像素121-12連接到比較單元171的垂直信號線(VSL1)上。從VSL連接控制單元112將VSL連接控制信號(VSLSW1)提供給VSL開關161-1的柵極。例如，當之后將描述的VSL_VSL開關194的兩個端子短路時，VSL開關161-1的兩個端子短路，并且在VSL連接控制信號(VSLSW1)導通的情況下，由區域掃描單元111選擇的(對此，選擇控制信號(SEL)接通)像素單元121-11和單位像素121-12中的一個的放大晶體管134的源極和電容器182經由垂直信號線(VSL)彼此連接。與此相反，在VSL連接控制信號(VSLSW1)斷開的情況下，VSL開關161-1切斷兩個端子之間的連接。因而，切斷放大晶體管134和電容器182之間的連接。

VSL開關161-2形成于將單位像素121-21和單位像素121-22連接到比較單元171的垂直信號線(VSL2)上。從VSL連接控制單元112將VSL連接控制信號(VSLSW2)提供給VSL開關161-2的柵極。例如，當之后將描述的VSL_VSL開關194的兩個端子短路時，VSL開關161-2的兩個端子短路，并且在VSL連接控制信號(VSLSW2)導通的情況下，由區域掃描單元111選擇的(對此，選擇控制信號(SEL)接通)單位像素121-21和單位像素121-22中的一個的放大晶體管134的源極和電容器182經由垂直信號線(VSL)彼此連接。與此相反，在VSL連接控制信號(VSLSW2)關斷的情況下，VSL開關161-2切斷兩個端子之間的連接。因而，切斷放大晶體管134和電容器182之間的連接。

另外，如圖7所示，圖像傳感器100包括FBL開關162-1和FBL開關162-2作為區域FBL連接單元141(圖4)的配置。在為了解釋不需要區分FBL開關162-1和FBL開關162-2的情況下，FBL開關162-1和FBL開關162-2被稱為FBL開關162。可以任意設定FBL開關162的配置，并且例如，FBL開關162的配置可以包括MOSFET。在該情況下，從FBL連接控制單元115將FBL連接控制信號(FBLSW)提供給FBL開關162的柵極。FBL開關162根據FBL連接控制信號(FBLSW)的值，將單位像素121的一側上的反饋線(FBL)連接到之后將描述的比較單元171的輸出側上的反饋線(FBL)，或使單位像素121的一側上的反饋線(FBL)與之后將描述的比較單元171的輸出側上的反饋線(FBL)斷開。

在圖7的示例的情況下，FBL開關162被提供用于單位像素121的每列。也就是說，FBL開關162-1形成于將單位像素121-11和單位像素121-12連接到比較單元171(換句話說，FBEN開關188)的輸出的反饋線(FBL1)上。從FBL連接控制單元115將FBL連接控制信號(FBLSW1)提供給FBL開關162-1的柵極。例如，在FBL連接控制信號(FBLSW1)導通的情況下，FBL開關162-1的兩個端子短路，并且由區域掃描單元111選擇的(對此，選擇控制信號(SEL)接通)單位像素121-11和單位像素121-12中的一個的復位晶體管133的漏極和FBEN開關188經由反饋線(FBL1)彼此連接。與此相反，在FBL連接控制信號(FBLSW1)關斷的情況下，FBL開關162-1切斷兩個端子之間的連接。因而，切斷復位晶體管133和FBEN開關188之間的連接。

FBL開關162-2形成于將單位像素121-21和單位像素121-22連接到比較單元(換句話說，FBEN開關188)的輸出的反饋線(FBL2)上。從FBL連接控制單元115將FBL連接控制信號(FBLSW2)提供給FBL開關162-2的柵極。例如，在FBL連接控制信號(FBLSW2)導通的情況下，FBL開關162-2的兩個端子短路，并且由區域掃描單元111選擇的(對此，選擇控制信號(SEL)接通)單位像素121-21和單位像素121-22中的一個的復位晶體管133的漏極和FBEN開關188經由反饋線(FBL2)彼此連接。與此相反，在FBL連接控制信號(FBLSW2)關斷的情況下，FBL開關162-2切斷端子之間的連接。因而，切斷復位晶體管133和FBEN開關188之間的連接。

另外，如圖7所示，圖像傳感器100包括比較單元171、計數器172、電容器181、電容器182、XOFFLM開關184、電流源185、AZ_DAC開關186、AZ_VSL開關187、FBEN開關188和VROL開關189作為區域A/D轉換單元143(圖4)的配置。

比較單元171包括負輸入和正輸入兩個輸入，比較單元171將從兩個輸入輸入的信號的信號電平彼此間進行比較，并且輸出比較結果(表示哪個信號電平是高(或低)的信息)。例如，比較單元171將從單位像素121讀取的信號的信號電平與從D/A轉換單元(DAC)144提供的參考電壓(斜波)進行比較，并且輸出表示較大的一個的值的信號(比較結果)。也就是說，在該情況下，從D/A轉換單元(DAC)144將參考電壓(斜波)輸入到比較單元171的一個輸入，并且從像素單元120的單位像素121中的任一個單位像素(由區域掃描單元111選擇的單位像素121-11到單位像素121-22中的一個)讀取的(通過垂直信號線(VSL)傳輸的)信號被輸入到比較單元171的其它輸入。比較單元171將比較結果提供給計數器172。

計數器172從比較單元171開始比較時到從比較單元171提供的比較結果改變時進行計數。當輸入比較結果改變時，計數器172將在那時獲得的計數值(數字數據)輸出到水平轉移單元104(圖1)。該計數值表示從單位像素121讀取的信號的信號電平。也就是說，模擬信號被轉換成數字數據。

注意，在以下中，比較單元171的正輸入也被稱為DAC的一側上的輸入(或DAC側輸入)，并且比較單元171的負輸入也被稱為VSL的一側上的輸入(或VSL側輸入)。

例如，電容器181是串聯連接在DAC側輸入(正輸入)的前面的電容，以抵消偏移誤差。也就是說，從D/A轉換單元(DAC)144提供的參考電壓(斜波)經由電容器181被輸入到比較單元171的DAC側輸入。

例如，電容器182是串聯連接在VSL側輸入(負輸入)的前面的電容，以抵消偏移誤差。也就是說，從單位像素121讀取的信號經由電容器182被輸入到比較單元171的VSL側輸入。

XOFFLM開關184根據A/D轉換控制單元113的控制，將垂直信號線(VSL)連接到形成作為負荷的電流源185，或使垂直信號線(VSL)與形成作為負荷的電流源185斷開。可以任意設定XOFFLM開關184的配置，并且例如，XOFFLM開關184的配置可以包括MOSFET。在該情況下，從A/D轉換控制單元113將XOFFLM連接控制信號(XOFFLM)提供給XOFFLM開關184的柵極。

AZ_DAC開關186根據A/D轉換控制單元113的控制，將比較單元171的輸出連接到DAC側輸入，或使比較單元171的輸出與DAC側輸入斷開。AZ_VSL開關187根據A/D轉換控制單元113的控制，將比較單元171的輸出連接到VSL側輸入，或使比較單元171的輸出與VSL側輸入斷開。可以任意設定AZ_DAC開關186和AZ_VSL開關187的配置，并且例如，AZ_DAC開關186和AZ_VSL開關187的配置可以包括MOSFET。在該情況下，從A/D轉換控制單元113將AZ連接控制信號(AZ_DAC)提供給AZ_DAC開關186的柵極，并且從A/D轉換控制單元113將AZ連接控制信號(AZ_VSL)提供給AZ_VSL開關187的柵極。

例如，在進行自動調零的情況下，A/D轉換控制單元113接通AZ連接控制信號(AZ_DAC和AZ_VSL)。于是，AZ_DAC開關186和AZ_VSL開關187致使比較單元171的輸入和輸出短路。

FBEN開關188形成于反饋線(FBL)上，并且FBEN開關188根據A/D轉換控制單元113的控制，將比較單元171的輸出側的反饋線(FBL)連接到FBL開關162側的反饋線(FBL)，或使比較單元171的輸出側的反饋線(FBL)與FBL開關162側的反饋線(FBL)斷開。可以任意設定FBEN開關188的配置，并且例如，FBEN開關188的配置可以包括MOSFET。在該情況下，從A/D轉換控制單元113將FBEN連接控制信號(FBEN)提供給FBEN開關188的柵極。

例如，在FBEN連接控制信號(FBEN)導通的情況下，FBEN開關188的兩個端子短路，并且比較單元171的輸出(比較結果)被提供給每個FBL開關162。在FBL開關162短路的情況下，將比較結果提供給由區域掃描單元111選擇的行中并對應于FBL開關162的單位像素列中的單位像素121的浮置擴散(FD)。與此相反，在FBEN連接控制信號(FBEN)斷開的情況下，FBEN開關188切斷兩個端子之間的連接。因而，切斷比較單元171的輸出和FBL開關162之間的連接。

VROL開關189根據A/D轉換控制單元113的控制，將預定電源電位VDD連接到反饋線(FBL)，或使預定電源電位VDD與反饋線(FBL)斷開。可以任意設定VROL開關189的配置，并且例如，VROL開關189的配置可以包括MOSFET。在該情況下，從A/D轉換控制單元113將VROL連接控制信號(VROL)提供給VROL開關189的柵極。

另外，如圖7所示，圖像傳感器100包括VR_DAC開關191、VR_VSL開關192、VSL_DAC開關193、VSL_VSL開關194和DACSW開關195作為區域A/D轉換單元143(圖4)的配置。

VR_DAC開關191根據A/D轉換控制單元113的控制，將參考電壓VR連接到比較單元171(換句話說，電容器181)的DAC側輸入，或使參考電壓VR與比較單元171(換句話說，電容器181)的DAC側輸入斷開。可以任意設定VR_DAC開關191的配置，并且例如，VR_DAC開關191的配置可以包括MOSFET。在該情況下，從A/D轉換控制單元113將VR_DAC連接控制信號(VR_DAC)提供給VR_DAC開關191的柵極。例如，在VR_DAC連接控制信號(VR_DAC)導通的情況下，VR_DAC開關191的兩個端子短路，并且參考電壓VR被施加到比較單元171的DAC側輸入。與此相反，在VR_DAC連接控制信號(VR_DAC)斷開的情況下，切斷VR_DAC開關191的兩個端子之間的連接。因而，停止將參考電壓VR施加到比較單元171的DAC側輸入。

VR_VSL開關192根據A/D轉換控制單元113的控制，將參考電壓VR連接到比較單元171(換句話說，電容器182)的VSL側輸入，或使參考電壓VR與比較單元171(換句話說，電容器182)的VSL側輸入斷開。可以任意設定VR_VSL開關192的配置，并且例如，VR_VSL開關192的配置可以包括MOSFET。在該情況下，從A/D轉換控制單元113將VR_DAC連接控制信號(VR_VSL)提供給VR_VSL開關192的柵極。例如，在VR_VSL連接控制信號(VR_VSL)導通的情況下，VR_VSL開關192的兩個端子短路，并且參考電壓VR被施加到比較單元171的VSL側輸入。與此相反，在VR_VSL連接控制信號(VR_VSL)關斷的情況下，切斷VR_VSL開關192的兩個端子之間的連接。因而，停止將參考電壓VR施加到比較單元171的VSL側輸入。

VSL_DAC開關193根據A/D轉換控制單元113的控制，將單位像素側的垂直信號線(VSL)連接到比較單元171的DAC側輸入的一側上的垂直信號線(VSL)，或使單位像素的一側上的垂直信號線(VSL)與比較單元171的DAC側輸入的一側上的垂直信號線(VSL)斷開。換句話說，VSL_DAC開關193根據A/D轉換控制單元113的控制，將VSL開關161連接到電容器181，或使VSL開關161與電容器181斷開。可以任意設定VSL_DAC開關193的配置，并且例如，VSL_DAC開關193的配置可以包括MOSFET。在該情況下，從A/D轉換控制單元113將VSL_DAC連接控制信號(VSL_DAC)提供給VSL_DAC開關193的柵極。例如，在VSL_DAC連接控制信號(VSL_DAC)導通的情況下，VSL_DAC開關193的兩個端子短路，并且VSL開關161和電容器181彼此連接。與此相反，在VSL_DAC連接控制信號(VSL_DAC)關斷的情況下，切斷VSL_DAC開關193的兩個端子之間的連接。因而，切斷VSL開關161和電容器181之間的連接。

VSL_VSL開關194根據A/D轉換控制單元113的控制，將單位像素側的垂直信號線(VSL)連接到比較單元171的VSL側輸入的一側上的垂直信號線(VSL)，或使單位像素的一側上的垂直信號線(VSL)與比較單元171的VSL側輸入的一側上的垂直信號線(VSL)斷開。換句話說，VSL_VSL開關194根據A/D轉換控制單元113的控制，將VSL開關161連接到電容器182，或使VSL開關161與電容器182斷開。可以任意設定VSL_VSL開關194的配置，并且例如，VSL_VSL開關194的配置可以包括MOSFET。在該情況下，從A/D轉換控制單元113將VSL_VSL連接控制信號(VSL_VSL)提供給VSL_VSL開關194的柵極。例如，在VSL_VSL連接控制信號(VSL_VSL)導通的情況下，VSL_VSL開關194的兩個端子短路，并且VSL開關161和電容器182彼此連接。與此相反，在VSL_VSL連接控制信號(VSL_VSL)關斷的情況下，切斷VSL_VSL開關194的兩個端子之間的連接。因而，切斷VSL開關161和電容器182之間的連接。

DACSW開關195根據A/D轉換控制單元113的控制，將信號線連接到比較單元171的DAC側輸入上的垂直信號線(VSL)，或使信號線與比較單元171的DAC側輸入上的垂直信號線(VSL)斷開。通過信號線傳輸在D/A轉換單元(DAC)144中生成的參考電壓(斜波)。換句話說，DACSW開關195根據A/D轉換控制單元113的控制，將D/A轉換單元(DAC)144連接到電容器181，或使D/A轉換單元(DAC)144與電容器181斷開。可以任意設定DACSW開關195的配置，并且例如，DACSW開關195的配置可以包括MOSFET。在該情況下，從A/D轉換控制單元113將DACSW連接控制信號(DACSW)提供給DACSW開關195的柵極。例如，在DACSW連接控制信號(DACSW)導通的情況下，DACSW開關195的兩個端子短路，并且D/A轉換單元(DAC)144和電容器181彼此連接。與此相反，在DACSW連接控制信號(DACSW)關斷的情況下，切斷DACSW開關195的兩個端子之間的連接。因而，切斷D/A轉換單元(DAC)144和電容器181之間的連接。

注意，區域掃描單元111、VSL連接控制單元112、A/D轉換控制單元113和FBL連接控制單元115在控制單元110的控制下進行操作。

圖像傳感器100具有用于每個像素單元120的此類配置。注意，區域掃描單元111、VSL連接控制單元112、A/D轉換控制單元113、FBL連接控制單元115和D/A轉換單元(DAC)144可以被提供用于每個像素單元120，并且控制它們被分配到的像素單元120的配置(和對應于像素單元120的讀取電路的配置)。可選地，它們可以被分配到多個像素單元120，并且控制多個像素單元120的配置(和對應于像素單元120的讀取電路的配置)。例如，一個區域掃描單元111、一個VSL連接控制單元112、一個A/D轉換控制單元113、一個FBL連接控制單元115和一個D/A轉換單元(DAC)144可以被提供給圖像傳感器100，并且控制所有像素單元120的配置。

<成像控制處理的流程>

將描述由具有上面所提到的配置的圖像傳感器100進行的處理的流程。參考圖8的流程圖，例如，將參考圖8的流程圖描述在獲取拾取圖像時圖像傳感器100進行的成像控制處理的流程。

當開始成像控制處理時，控制單元110控制區域掃描單元111，并且在步驟S101中，選擇未處理的像素單元120。

在步驟S102中，控制單元110對在步驟S101中所選擇的像素單元120進行反饋階段處理，以抑制放大晶體管134的閾值中的差異或復位晶體管133的饋通差異。

圖像傳感器100在像素信號的讀取中進行相關雙采樣(CDS)。具體地，在步驟S103，控制單元110對在步驟S101中所選擇的像素單元120進行預設讀取階段處理，以抑制暗電流噪聲等。

在步驟S104中，控制單元110控制區域掃描單元111，并且將儲存在步驟S101中所選擇的像素單元120的每個單位像素121的光電二極管(PD)131中的電荷轉移到浮置擴散(FD)。

在步驟S105中，控制單元110進行數據讀取階段處理，在數據讀取階段處理中，為步驟S101中所選擇的像素單元120讀取像素信號。

在步驟S106中，控制單元110確定是否已經處理了像素陣列101的所有的像素單元120。在確定有未處理的像素單元120的情況下，處理返回到步驟S101，并且重復后續處理。

另外，在步驟S106中確定已經處理了像素陣列101的所有的像素單元120的情況下，完成成像控制處理。

也就是說，如圖9所示，對每個像素單元120進行反饋階段處理(FB階段)、預設讀取階段處理(預設讀取階段)、電荷轉移(轉移)和數據讀取階段處理(數據讀取階段)。

另外，如圖9所示，對像素單元120中的所有單位像素121進行反饋階段處理(FB階段)、預設讀取階段處理(預設讀取階段)和數據讀取階段處理(數據讀取階段)。另外，在用于每個單位像素的處理期間，進行自動調零處理(AZ)

<反饋階段處理的流程>

其次，參考圖10的流程圖，將描述在圖8中的步驟S102中進行的反饋階段處理的流程的示例。如上所述，對每個像素單元120進行該反饋階段處理。

當開始反饋階段處理時，控制單元110控制區域掃描單元111，并且在步驟S121中選擇待處理的像素單元120的未處理的單位像素行(單位像素121的行)作為處理對象。例如，區域掃描單元111接通對其尚未進行處理的單位像素行中的任一個單位像素行的選擇控制信號(SEL)。

在步驟S122中，控制單元110控制區域掃描單元111，并且接通在步驟S121中所選擇的待處理的單位像素行的復位控制信號(RST)。

在步驟S123中，控制單元110控制A/D轉換控制單元113等，以將參考電壓VR連接到DAC側和VSL側，將單位像素的一側上的垂直信號線(VSL)連接到比較單元171的VSL側輸入的一側上的垂直信號線(VSL)，并且進行自動調零處理(AZ)。例如，A/D轉換控制單元113為對應于待處理的像素單元120的區域A/D轉換單元143，接通VR_DAC連接控制信號(VR_DAC)和VR_VSL連接控制信號(VR_VSL)，接通VSL_VSL連接控制信號(VSL_VSL)，并且接通AZ連接控制信號(AZ-DAC和AZ_VSL)。

在步驟S124中，控制單元110控制A/D轉換控制單元113，以將參考電壓VR連接到DAC的一側，將單位像素的一側上的垂直信號線(VSL)連接到比較單元171的VSL側輸入的一側上的垂直信號線(VSL)，控制VSL連接控制單元112，以選擇未處理的單位像素列(單位像素121的列)作為處理對象，并且控制A/D轉換控制單元113和FBL連接控制單元115，以通過使用比較單元的輸出的反饋，使待處理的單位像素的浮置擴散(FD)復位。例如，A/D轉換控制單元113使VR_VSL連接控制信號(VR_VSL)斷開，同時保持VR_DAC連接控制信號(VR_DAC)導通，并且為對應于待處理的像素單元120的區域A/D轉換單元143保持VSL_VSL連接控制信號(VSL_VSL)導通。另外，VSL連接控制單元112接通待處理的像素單元120的VSL連接控制信號(VSLSW)中的任一個VSL連接控制信號(VSLSW)。于是，待處理的單位像素行中的一個單位像素121被選擇作為處理對象。另外，A/D轉換控制單元113接通FBEN連接控制信號(FBEN)。另外，FBL連接控制單元115接通列(VSL連接控制信號(VSLSW)為其接通)的FBL連接控制信號(FBLSW)。

在步驟S125中，控制單元110控制VSL連接控制單元112、A/D轉換控制單元113和FBL連接控制單元115，以使待處理的單位像素121的浮置擴散(FD)維持復位電平。例如，VSL連接控制單元112使在步驟S124中已經關斷的VSL連接控制信號(VSLSW)關斷。另外，例如，A/D轉換控制單元113使在步驟S124中已經接通的FBEN連接控制信號(FBEN)關斷。另外，例如，FBL連接控制單元115使在步驟S124中已經接通的FBL連接控制信號(FBLSW)關斷。

在步驟S126中，控制單元110控制區域掃描單元111，以使在步驟S122中已經接通的復位控制信號(RST)關斷，并且控制A/D轉換控制單元113，以切斷到參考電壓VR的連接。例如，A/D轉換控制單元113使VR_DAC連接控制信號(VR_DAC)關斷。

在步驟S127中，控制單元110控制VSL連接控制單元112和A/D轉換控制單元113，以將參考電壓VR連接到VSL的一側，將單位像素的一側上的垂直信號線(VSL)連接到比較單元171的DAC側輸入的一側上的垂直信號線(VSL)，選擇在步驟S124中所選擇的單位像素列，并且進行自動調零處理(AZ)。例如，A/D轉換控制單元113為對應于待處理的像素單元120的區域A/D轉換單元143，接通VR_VSL連接控制信號(VR_VSL)，接通VSL_DAC連接控制信號(VSL_DAC)，并且接通AZ連接控制信號(AZ_DAC和AZ_VSL)。另外，VSL連接控制單元112接通對應于在步驟S124中所選擇的單位像素列的VSL連接控制信號(VSLSW)。

在步驟S128中，控制單元100控制A/D轉換控制單元113，以將參考電壓VR連接到DAC側，并且將單位像素的一側上的垂直信號線(VSL)連接到比較單元171的VSL側輸入的一側上的垂直信號線(VSL)。例如，A/D轉換控制單元113為對應于待處理的像素單元120的區域A/D轉換單元143，接通VR_DAC連接控制信號(VR_DAC)，使VR_VSL連接控制信號(VR_VSL)關斷，并且使VSL_DAC連接控制信號(VSL_DAC)關斷。

在步驟S129中，控制單元110控制區域掃描單元111，以接通在步驟S121中所選擇的待處理的單位像素行的復位控制信號(RST)。

在步驟S130中，控制單元110控制VSL連接控制單元112，以選擇未處理的單位像素列(單位像素121的列)作為處理對象，并且控制A/D轉換控制單元113和FBL連接控制單元115，以通過使用比較單元的輸出的反饋，使待處理的單位像素的浮置擴散(FD)復位。例如，VSL連接控制單元112接通待處理的像素單元120的VSL連接控制信號(VSLSW)中的任一個VSL連接控制信號(VSLSW)。于是，待處理的單位像素行中的一個單位像素121被選擇作為處理對象。另外，A/D轉換控制單元113接通FBEN連接控制信號(FBEN)。另外，FBL連接控制單元115接通列(VSL連接控制信號(VSLSW)為其接通)的FBL連接控制信號(FBLSW)。

在步驟S131中，控制單元110控制VSL連接控制單元112、A/D轉換控制單元113和FBL連接控制單元115，以使待處理的單位像素121的浮置擴散(FD)維持復位電平。例如，VSL連接控制單元112關斷在步驟S130中已經接通的VSL連接控制信號(VSLSW)另外，例如，A/D轉換控制單元113關斷在步驟S130中已經接通的FBEN連接控制信號(FBEN)。另外，例如，FBL連接控制單元115關斷在步驟S130中已經接通的FBL連接控制信號(FBLSW)。

在步驟S132中，控制單元110確定是否已經處理了待處理的像素單元120的待處理的單位像素行的所有的單位像素列。在確定有未處理的單位像素列的情況下，處理返回到步驟S123，并且重復后續處理。另外，在步驟132中確定已經處理待處理的單位像素行的所有單位像素列的情況下，處理前進到步驟S133。

也就是說，對待處理的像素單元120的待處理的單位像素行的所有單位像素121進行步驟S123到步驟S132的處理。然后，當處理了一個單位像素行時，對下一個單位像素行進行處理。

在步驟S133中，控制單元110控制區域掃描單元111釋放在步驟S121中進行的待處理的行的選擇。例如，區域掃描單元111關斷在步驟S121中已經接通的選擇控制信號(SEL)，并且關斷在步驟S129中已經接通的復位控制信號(RST)。

在步驟S134中，控制單元110確定是否已經為待處理的像素單元120處理了所有的單位像素行。在確定有未處理的單位像素行的情況下，處理返回到步驟S121，并且重復后續處理。另外，在步驟134中確定已經處理了待處理的像素單元120的所有單位像素行(即，待處理的像素單元120的所有單位像素121)的情況下，完成反饋階段處理，并且處理返回到圖8。

也就是說，對待處理的像素單元120的每個單位像素行進行步驟S121到步驟S134的處理。然后，當處理了所有的單位像素行時，處理前進到下一個階段(預設讀取階段處理)。

<反饋階段的定時圖>

圖11是示出用于像素單元120的單位像素121-11和單位像素121-21的反饋階段處理的流程的示例的定時圖。

在該情況下，如圖11所示，接通選擇控制信號(ΦSEL1)(步驟S121)，并且接通復位控制信號(ΦRST1)(步驟S122)。

在那之后，在時間T1，進行自動調零處理(AZ)(步驟S123)。此時，接通VR_VSL連接控制信號(ΦVR_VSL)、VR_DAC連接控制信號(ΦVR_DAC)、VSL_VSL連接控制信號(ΦVSL_VSL)和AZ連接控制信號(ΦAZ_DAC和ΦAZ_VSL)。

于是，如圖12所示，比較單元171的輸入和輸出短路，并且電源電位VR被施加在垂直信號線(VSL)的VSL開關161和電容器182之間。

然后，當進行自動調零處理時，對單位像素121-11每個進行處理(FB11)。

在時間T2，關斷VR_VSL連接控制信號(ΦVR_VSL)，同時保持VR-DAC連接控制信號(ΦVR_DAC)導通，并且為對應于待處理的像素單元120的區域A/D轉換單元143保持VSL_VSL連接控制信號(ΦVSL_VSL)的導通狀態。另外，接通VSL連接控制信號(ΦVSLSW1)。于是，單位像素121-11被選擇作為處理對象。另外，接通FBEN連接控制信號(ΦFBEN)，并且接通對應于單位像素121-11的FBL連接控制信號(ΦFBLSW1)(步驟S124)。

于是，如圖13所示，比較單元171的輸出被反饋回到單位像素121-11的浮置擴散(FD)作為復位電平。另外，讀取復位電平，并且將復位電平提供給比較單元171的VSL側輸入端子。

此時，由單位像素121-11維持的浮置擴散(FD)的復位電平可以被表示為VR+Vgs(amp)+ΔVd。

ΔVd表示比較單元171的輸出(比較結果)的信號電平Vd中的誤差，并且可以使用以下公式(1)獲得ΔVd。

ΔVd＝ΔVth/(1+G_SF×G_CM)…(1)

例如，當放大晶體管134的閾值電壓Vth中的誤差ΔVth是100[mV]時，G_CM是30，并且G_SF是0.9，ΔVd是3.6[mV]。

在那之后，關斷FBEN連接控制信號(ΦFBEN)、VSL連接控制信號(ΦVSLSW1)和FBL連接控制信號(ΦFBLSW1)(步驟S125)。特別地，通過關斷FBL連接控制信號(ΦFBLSW1)，如圖14所示，在單位像素121-11的浮置擴散(FD)中和在從浮置擴散(FD)到FBL開關162-1的反饋線(FBL1)中，維持復位電平。該復位電平可以表示為[VR+Vgs(amp)+ΔV_kTC(FBL)-V_FT(FBL)+ΔVd]。注意，在反饋線(FBL1)中，ΔV_kTC(FBL)和V_FT(FBL)每個具有取決于FBL開關162-1的值(即，更具體地說，它們分別是ΔV_kTC(FBL1)和V_FT(FBL1))。通過使FBL連接控制信號(ΦFBLSW1)先于復位控制信號(ΦRST1)關斷，將FBL開關162-1的饋通添加到復位電平也是可能的。

在時間T3，關斷復位控制信號(ΦRST1)，并且關斷VR_DAC連接控制信號(ΦVR_DAC)(步驟S126)。于是，單位像素121-11的復位晶體管133的饋通和kTC噪聲被疊置在單位像素121-11的浮置擴散(FD)上，并且切斷至參考電壓VR的連接，而保持復位電平[VR+Vgs(amp)+ΔV_kTC(RST)-V_FT(FBL)-V_FT(RST)+ΔVd]。注意，在單位像素121-11中，ΔV_kTC(RST)和V_FT(RST)每個具有取決于單位像素121-11的復位晶體管133的值(即，更具體地說，它們分別是ΔV_kTC(RST11)和V_FT(RST11))。注意，因為在關斷FBL開關162時生成的kTC噪聲和當關斷復位晶體管133時生成的kTC噪聲不具有相關性，所以其被表示為平方平均值的和[√[ΔV_kTC(RST)^2+ΔV_kTC(FBL)^2]]。因為FBL開關162的kTC噪聲小于復位晶體管133的kTC，所以它可以由√[ΔVkTC(RST)^2+ΔVkTC(FBL)^2]≒ΔVkTC(RST)來近似。為了避免公式的復雜性，將使用該近似值描述先前的值。

在時間T4，接通VR_VSL連接控制信號(ΦVR_VSL)，接通VSL_DAC連接控制信號(ΦVSL_DAC)，并且接通AZ連接控制信號(ΦAZ_DAC和ΦAZ_VSL)。另外，接通VSL連接控制信號(ΦVSLSW1)(步驟S127)。此時，如圖15所示，從單位像素121-11讀取的信號電平可以被表示為[VR+[ΔVkTC(RST)-VFT(FBL)-VFT(RST)+ΔVd]*GSF]。

在時間T5，接通VR_DAC連接控制信號(ΦVR_DAC)，關斷VR_VSL連接控制信號(ΦVR_VSL)，關斷VSL_DAC連接控制信號(ΦVSL_DAC)，并且接通VSL_VSL連接控制信號(ΦVSL_VSL)(步驟S128)。

于是，如圖16所示，比較單元171的DAC側輸入的電壓上升到參考電壓VR。因而，DAC側輸入改變，并且電壓上升了饋通量。因而，[ΔVkTC(RST)-VFT(FBL)-VFT(RST)+ΔVd]*GSF的符號相反(即，其變成-[ΔVkTC(RST)-VFT(FBL)-VFT(RST)+ΔVd]*GSF)。

在時間T6，接通復位控制信號(ΦRST1)(步驟S129)。另外，接通VSL連接控制信號(ΦVSLSW1)、FBEN連接控制信號(ΦFBEN)和VSL連接控制信號(ΦVSLSW1)(步驟S130)。

于是，如圖17所示，比較單元171的輸出被再次反饋回到單位像素121-11的浮置擴散(FD)。此時，進行反饋，使得VSL側的Diff_VSL的改變量和DAC側的Diff_DAC的改變量相同。也就是說，VSL側輸入的電壓是VR-[ΔV _kTC(RST)-V_FT(FBL)-V_FT(RST)]*G_SF+ΔVd'*G_SF。注意，ΔVd'可以由以下公式(2)表示。

ΔVd'＝A/[1+G_SF×G_CM]…(2)

(其中A＝ΔVth+ΔV_FT(RST)+ΔV_FT(FBL)+ΔVd)

因而，單位像素121-11的浮置擴散(FD)的電位再次是VR+Vgs(amp)-[ΔV_kTC(RST)-V_FT(FBL)-V_FT(RST)]+ΔVd'。注意，ΔV_FT(RST)表示RST晶體管133的饋通差異。另外，ΔV_FT(FBL)表示FBL晶體管162的饋通差異。

在時間T7，關斷VSL連接控制信號(ΦVSLSW1)、FBEN連接控制信號(ΦFBEN)和VSL連接控制信號(ΦVSLSW1)(步驟S131)。于是，如圖18所示，由待處理的單位像素121-11的浮置擴散(FD)維持復位電平。

如上所述，對單位像素121-11進行反饋階段處理(FB11)。當完成對于單位像素121-11的處理時，進行第二自動調零處理(AZ)。在那之后，對單位像素121-21進行反饋階段處理(FB21)。基本上類似于上面所提到的第一自動調零處理(AZ)或用于單位像素121-11的反饋階段處理(FB11)，進行該處理。

具體地，在時間T8，進行自動調零處理(AZ)(步驟S123)。此時，因為接通了VR_VSL連接控制信號(ΦVR_VSL)、VR_DAC連接控制信號(ΦVR_DAC)、VSL_VSL連接控制信號(ΦVSL_VSL)和AZ連接控制信號(ΦAZ_DAC和ΦAZ_VSL)，比較單元171的輸入和輸出短路，并且電源電位VR被施加在垂直信號線(VSL)的VSL開關161和電容器182之間，如圖19所示。

當進行自動調零處理時，然后，對單位像素121-21每個進行處理(FB21)。

在時間T9，關斷VR_VSL連接控制信號(ΦVR_VSL)，同時保持VR_DAC連接控制信號(ΦVR_DAC)導通，并且保持VSL_VSL連接控制信號(ΦVSL_VSL)的導通狀態。另外，接通VSL連接控制信號(ΦVSLSW2)。于是，單位像素121-21被選擇作為處理對象。另外，接通FBEN連接控制信號(ΦFBEN)，并且接通對應于單位像素121-21的FBL連接控制信號(ΦFBLSW2)(步驟S124)。

于是，如圖20所示，比較單元171的輸出被反饋回到單位像素121-21的浮置擴散(FD)作為復位電平。另外，讀取復位電平，并且將復位電平提供給比較單元171的VSL側輸入端子。

在那之后，關斷FBEN連接控制信號(ΦFBEN)、VSL連接控制信號(ΦVSLSW2)和FBL連接控制信號(ΦFBLSW2)(步驟S125)。特別地，關斷FBL連接控制信號(ΦFBLSW2)，由單位像素121-21的浮置擴散(FD)和從浮置擴散(FD)到FBL開關162-2的反饋線(FBL2)維持復位電平，如圖21所示。通過使FBL連接控制信號(ΦFBLSW2)先于復位控制信號(ΦRST1)關斷，將反饋線(FBL2)的饋通添加到復位電平也是可能的。

在時間T10，關斷復位控制信號(ΦRST1)，并且關斷VR_DAC連接控制信號(ΦVR_DAC)(步驟S126)。于是，切斷到參考電壓VR的連接，而由單位像素121-21的浮置擴散(FD)維持復位電平。

在時間T11，接通VR_VSL連接控制信號(ΦVR_VSL)，接通VSL_DAC連接控制信號(ΦVSL_DAC)，并且接通AZ連接控制信號(ΦAZ_DAC和ΦAZ_VSL)。另外，接通VSL連接控制信號(ΦVSLSW2)(步驟S127)。于是，如圖22所示，比較單元171的輸入和輸出短路，并且進行自動調零處理。

在時間T12，接通VR_DAC連接控制信號(ΦVR_DAC)，關斷VR_VSL連接控制信號(ΦVR_VSL)，關斷VSL_DAC連接控制信號(ΦVSL_DAC)，并且接通VSL_VSL連接控制信號(ΦVSL_VSL)(步驟S128)。

在時間T13，接通復位控制信號(ΦRST1)(步驟S129)。另外，接通VSL連接控制信號(ΦVSLSW2)、FBEN連接控制信號(ΦFBEN)和VSL連接控制信號(ΦVSLSW2)(步驟S130)。

于是，如圖23所示，比較單元171的輸出被再次反饋回到單位像素121-21的浮置擴散(FD)。

在時間T14，關斷VSL連接控制信號(ΦVSLSW2)、FBEN連接控制信號(ΦFBEN)和VSL連接控制信號(ΦVSLSW2)(步驟S131)。于是，如圖24所示，由待處理的單位像素121-21的浮置擴散(FD)維持復位電平。

在時間T15，關斷復位控制信號(ΦRST1)(步驟S134)。于是，由單位像素121-21的浮置擴散(FD)維持復位電平。

于是，如圖25所示，由已經處理的單位像素的浮置擴散(FD)維持電壓(VR+Vgs(amp)+VkTC(RST)×√2+ΔVd')。

當完成對應于一行的量的復位時，通過關斷復位控制信號(ΦRST1)施加kTC噪聲。出于該原因，P階段和D階段具有相關性。應當注意，因為反饋kTC噪聲一次，所以kTC的振幅是之前的√2倍大。

因為符號不同，所以抵消饋通。因而，也抵消了饋通差異。最終，保留閾值中的反饋誤差和饋通差異。例如，當ΔV_kTC(RST)是1[mV]時，圖像數據上的噪聲近似6[mV]。

如上所述，由單位像素121-11和單位像素121-21的每個浮置擴散(FD)維持在抑制放大晶體管134的閾值電壓Vth中的差異處、在復位晶體管133的場通差異處等的復位電平。于是，減少單位像素121之間的放大晶體管134的閾值電壓Vth中的差異，或復位晶體管133的場通差異。

圖26是示出用于像素單元120的單位像素121-12和單位像素121-22的反饋階段處理的流程的示例的定時圖。

在該情況下，如圖26所示，接通選擇控制信號(SEL2)(步驟S121)，并且接通復位控制信號(RST2)(步驟S122)。也就是說，單位像素121-12和單位像素121-22的單位像素行是處理對象。還在該情況下，類似于參考圖11所描述的情況，進行自動調零處理或對每個單位像素121進行處理。

因而，圖像傳感器100能夠抑制像素之間的放大晶體管134的閾值電壓Vth中的差異和像素之間的復位晶體管133的場通差異。于是，圖像傳感器100能夠抑制拾取圖像的圖像質量的降低。也就是說，本技術還應用于包括區域A/D轉換單元的圖像傳感器。

另外，因為如上所述通過設置FBL開關162、VR_DAC開關191、VR_VSL開關192、VSL_DAC開關193、VSL_VSL開關194和DACSM開關195、且驅動它們來實現，所以可以抑制電路尺寸的增加。另外，如圖7所示，將這些元件布置在像素區域(像素陣列101)外面是可能的。因而，不改變像素中的晶體管的數量而實現本技術是可能。因而，更容易地應用本技術、并且抑制成本增加是可能的。

另外，通過應用本技術，將電壓校正了對應于復位晶體管133的饋通量是可能的。因而，使浮置擴散儲存多達像素電壓的最大值的電荷且擴大D范圍是可能的。注意，因為抑制每個垂直信號線(VSL)的電位中的差異，所以不需要擴大負荷MOS的D范圍作為電流源，并且更有效地使用它是可能的。

<預設讀取階段處理的流程>

其次，參考圖27的流程圖，將描述在圖8中的步驟S103中進行的預設讀取階段處理的流程的示例。

當開始預設讀取階段處理時，控制單元100控制區域掃描單元111，并且選擇在步驟S151中待處理的像素單元120的未處理的單位像素行(單位像素121的行)作為處理對象。例如，區域掃描單元111接通未處理的單位像素行中的任一個單位像素行的選擇控制信號(SEL)。

在步驟S152中，控制單元110控制A/D轉換控制單元113等進行自動調零處理(AZ)。例如，A/D轉換控制單元113為對應于待處理的單位像素120的區域A/D轉換單元143接通AZ連接控制信號(AZ_DAC和AZ_VSL)。另外，A/D轉換控制單元113接通區域A/D轉換單元143的VR_VSL連接控制信號(VR_VSL)。另外，A/D轉換控制單元113接通區域A/D轉換單元143的VSL_VSL連接控制信號(VSL_VSL)。

在步驟S153中，控制單元110控制A/D轉換控制單元113取kTC噪聲。例如，A/D轉換控制單元113將由D/A轉換單元(DAC)144生成的斜波(RAMP)輸入到比較單元171的DAC側輸入，同時保持VR_VSL連接控制信號(VR_VSL)導通，以使比較單元171將其與參考電壓VR進行比較。

當完成比較時，在步驟S154中，控制單元110控制VSL連接控制單元112選擇未處理的單位像素列(單位像素121的列)選擇作為處理對象。例如，VSL連接控制單元112接通待處理的像素單元120的VSL連接控制信號(VSLSW)中的任一個VSL連接控制信號(VSLSW)。于是，選擇待處理的單位像素行中的一個單位像素121作為處理對象。

在步驟S155中，控制單元110控制VSL連接控制單元112和A/D轉換控制單元113從待處理的單位像素121讀取復位電平。例如，A/D轉換控制單元113將由D/A轉換單元(DAC)144生成的斜波(RAMP)輸入到比較單元171的DAC側輸入端子作為參考電壓，以使比較單元171將從待處理的單位像素121讀取的復位電平與參考電壓(斜波(RAMP))進行比較。

當完成比較時，在步驟S156，控制單元110確定是否已經處理了待處理的像素單元120的待處理的單位像素行的所有單位像素列。在確定有未處理的單位像素列的情況下，處理返回到步驟S152，并且重復后續處理。另外，在步驟S156中確定已經處理了待處理的單位像素行的所有單位像素列的情況下，處理前進到步驟S157。

在步驟S157中，控制單元110控制區域掃描單元111釋放在步驟S151中進行的待處理的行的選擇。例如，區域掃描單元111關斷在步驟S151中已經接通的選擇控制信號(SEL)。

在步驟S158中，控制單元110確定是否已經為待處理的像素單元120處理了所有的單位像素行。在確定有未處理的單位像素行的情況下，處理返回到步驟S151，并且重復后續處理。另外，在步驟S158中確定已經處理了待處理的像素單元120的所有單位像素行(即，待處理的像素單元120的所有單位像素121)的情況下，完成預設讀取階段處理，并且處理返回到圖8。

也就是說，對待處理的像素單元120的每個單位像素行進行步驟S151到步驟S158的處理。然后，當處理了所有單位像素行時，處理前進到下一個階段(電荷轉移)。

<預設讀取階段的定時圖>

圖28是示出用于像素單元120的單位像素121-11和單位像素121-21的預設讀取階段處理的流程的示例的定時圖。

在該情況下，如圖28所示，接通選擇控制信號((ΦSEL1)(步驟S151)。另外，也接通VSL_VSL連接控制信號(ΦVSL_VSL)和DACSW連接控制信號(DACSW)。

在那之后，在時間T41，進行自動調零處理(AZ)(步驟S152)。此時，接通AZ連接控制信號(ΦAZ_VSL和ΦAZ_DAC)和VR_VSL連接控制信號(ΦVR_VSL)。

于是，如圖29所示，比較單元171的輸入和輸出短路，并且參考電壓VR被施加在垂直信號線(VSL)的VSL開關161和電容器182之間(即，比較單元171的VSL側輸入)。

在時間T42，讀取kTC噪聲(步驟S153)。此時，從D/A轉換單元(DAC)144提供的斜波(參考電壓)被輸入到比較單元171的DAC側輸入，同時保持VR_VSL連接控制信號(ΦVR_VSL)導通，即，同時將參考電壓VR施加到比較單元171的VSL側輸入，如圖30所示。也就是說，將參考電壓VR與參考電壓(斜波)進行比較。于是，讀取kTC噪聲(ΔV_kTC(CM))。

其次，在時間T43，選擇待處理的單位像素列(步驟S154)。此時，關斷VR_VSL連接控制信號(ΦVR_VSL)，并且接通對應于待處理的單位像素121-11的VSL連接控制信號(ΦVSLSW1)。也就是說，如圖31所示，由單位像素121-11的浮置擴散(FD)維持的復位電平被傳輸到比較單元171的VSL側輸入。因而，比較單元171的VSL側輸入和DAC側輸入之間的差值電壓是ΔV_kTC(CM)+[ΔV_kTC(RST)×√2+ΔVd']*G_SF。

在時間T44，從待處理的單位像素讀取復位電平(步驟S155)。也就是說，如圖32所示，從D/A轉換單元(DAC)144提供的斜波(參考電壓)被輸入到比較單元171的DAC側輸入，并且將單位像素121-11的復位電平與參考電壓(斜波)進行比較。

此時，比較單元171的VSL側輸入和DAC側輸入之間的差值電壓是ΔV_kTC(CM)+[ΔV_kTC(RST)×√2+ΔVd']*G_SF。因而，從單位像素121-11讀取的信號的信號電平由以下公式(3)表示。

信號(P)＝[ΔV_kTC(CM)+[ΔV_kTC(RST)×√2+ΔVd']*G_SF]-[ΔV_kTC(CM)]

＝[ΔV_kTC(RST)×√2+ΔVd']*G_SF…(3)

其次，在時間T45到時間T48，對單位像素121-21重復類似的處理。

圖33是示出用于像素單元120的單位像素121-12和單位像素121-22的預設讀取階段處理的流程的示例的定時圖。如圖33所示，對單位像素121-12和單位像素121-22重復類似于對單位像素121-11的處理的處理。應當注意，在該情況下，接通選擇控制信號(ΦSEL2)(步驟S151)。

<電荷轉移>

圖34是示出在圖8的步驟S104中進行的電荷轉移的狀態的示例的定時圖。

如圖34所示，在時間T61，區域掃描單元111接通待處理的像素單元120的每個單位像素行的轉移控制信號(ΦTRG1,2))，并且關斷其它控制信號。于是，如圖35所示，在待處理的像素單元120的所有單位像素121中，儲存在光電二極管(PD)131中的電荷被轉移到浮置擴散(FD)。

<數據讀取階段處理的流程>

其次，參考圖36的流程圖，將描述圖8中步驟S105中進行的數據讀取階段處理的流程的示例。

如圖36所示，類似于預設讀取階段處理(圖27)的每個處理(步驟S151到步驟S158)，控制單元110進行數據讀取階段處理的每個處理(步驟S171到步驟S178)。

應當注意，在步驟S175中，控制單元110從待處理的單位像素121讀取像素信號而不是讀取復位電平，該像素信號對應于通過圖8中的步驟S104的處理從光電二極管(PD)131轉移到浮置擴散(FD)的電荷，并且控制單元110將該像素信號與參考電壓(斜波)進行比較。

<數據讀取階段的定時圖>

圖37是示出用于像素單元120的單位像素121-11和單位像素121-21的數據讀取階段處理的流程的示例的定時圖。

如圖37所示，在該情況下，類似于圖28所示的預設讀取階段處理進行每個處理。

例如，還在該情況下，如圖37所示，接通選擇控制信號(ΦSEL1)(步驟S171)。另外，還接通VSL_VSL連接控制信號(ΦVSL_VSL)和DACSW連接控制信號(DACSW)。

然后，在時間T71，進行自動調零處理(AZ)(步驟S172)。此時，接通AZ連接控制信號(ΦAZ_VSL和ΦAZ_DAC)和VR_VSL連接控制信號(ΦVR_VSL)。

于是，如圖38所示，比較單元171的輸入和輸出短路，并且參考電壓VR被施加到垂直信號線(VSL)的VSL開關161和電容器182之間(即，到比較單元171的VSL側輸入)。

在時間T72，如圖39所示，讀取kTC噪聲(步驟S173)。具體地，將參考電壓VR與參考電壓(斜波)進行比較。于是，讀取kTC噪聲(ΔV_kTC'(CM))。

另外，例如，在時間T73，選擇待處理的單位像素列(步驟S174)。此時，關斷VR_VSL連接控制信號(ΦVR_VSL)，并且接通對應于待處理的單位像素121-11的VSL連接控制信號(ΦVSLSW1)。也就是說，如圖40所示，由單位像素121-11的浮置擴散(FD)維持的對應于電荷的像素信號被傳輸到比較單元171的VSL側輸入。因而，比較單元171的VSL側輸入和DAC側輸入之間的差值電壓是ΔV_kTC'(CM)+[ΔV_kTC(RST)×√2+ΔVd']*G_SF+Vsig。注意，Vsig表示從像素讀取的光信號，該光信號是從VSL側輸入獲取的。

在時間T74，從待處理的單位像素讀取復位電平(步驟S175)。也就是說，如圖41所示，從D/A轉換單元(DAC)144提供的斜波(參考電壓)被輸入到比較單元171的DAC側輸入，并且將單位像素121-11的像素信號的信號電平與參考電壓(斜波)進行比較。

此時，比較單元171的VSL側輸入的電壓是ΔV_kTC'(CM)+[ΔV_kTC(RST)×√2+ΔVd']*G_SF+Vsig。因而，由以下公式(4)表示從單位像素121-11讀取的像素信號的信號電平。

信號(D)＝[ΔV_kTC'(CM)+[ΔV_kTC(RST)×√2+ΔVd']*G_SF+Vsig]-

[ΔV_kTC'(CM)]

＝[ΔV_kTC(RST)×√2+ΔVd']*G_SF+Vsig…(4)

在時間T75到時間T78，對單位像素121-21重復類似的處理。

圖42是示出用于像素單元120的單位像素121-12和單位像素121-22的數據讀取階段處理的流程的示例的定時圖。如圖42所示，對單位像素121-12和單位像素121-22重復類似于對單位像素121-11的處理的處理。應當注意，在該情況下，接通選擇控制信號(ΦSEL2)(步驟S171)。

通過進行如上所述的每個處理，圖像傳感器100能夠抑制拾取圖像的圖像質量的降低。

<2.第二實施例>

<成像裝置>

注意，本技術還可應用于除了圖像傳感器之外的那些。例如，本技術可以應用于包括圖像傳感器的裝置(電子設備等)，諸如成像裝置。圖43是示出作為本技術應用于的電子設備的示例的成像裝置的主要配置示例的框圖。圖43中所示的成像裝置600是拾取目標的圖像的裝置，并且將目標的圖像輸出作為電信號。

如圖43所示，成像裝置600包括光單元611、CMOS圖像傳感器612、圖像處理單元613、顯示單元614、編解碼器處理單元615、儲存單元616、輸出單元617、通信單元618、控制單元621、操作單元622和驅動器623。

光單元611包括調整到目標的焦點且收集來自對焦位置的光的透鏡、調整曝光的光圈、控制成像定時的快門等。光單元611使來自目標的光(入射光)在其內傳輸，并且將光(入射光)提供給CMOS圖像傳感器612。

CMOS圖像傳感器612對入射光進行光電轉換，以對用于每個像素的信號(像素信號)進行A/D轉換，進行信號處理諸如CDS，并且將處理的拾取圖像數據提供給圖像處理單元613。

圖像處理單元613對通過CMOS圖像傳感器612獲取的拾取圖像數據進行圖像處理。更具體地說，圖像處理單元613對從CMOS圖像傳感器612提供的拾取圖像數據進行各種圖像處理，諸如混色校正、黑度校正、白平衡調整、解馬賽克處理、矩陣處理、圖像灰度校正和YC轉換。圖像處理單元613將已經對其進行圖像處理的拾取圖像數據提供給顯示單元614。

顯示單元614包括例如液晶顯示器，并且顯示圖像處理單元613提供的拾取圖像數據的圖像(例如，目標的圖像)。

根據需要，圖像處理單元613還將對其已經進行圖像處理的拾取圖像數據提供給編解碼器處理單元615。

編解碼器處理單元615用預定的方法對圖像處理單元613提供的拾取圖像數據進行編碼處理，并且從而將所獲得的編碼數據提供給儲存單元616。另外，編解碼器處理單元615讀取儲存在儲存單元616中的編碼的數據，對數據進行解碼以生成已解碼的圖像數據，并且將已解碼的圖像數據提供給圖像處理單元613。

圖像處理單元613對編解碼器處理單元615提供的已解碼的圖像數據進行預定圖像處理。圖像處理單元613將已經對其進行圖像處理的已解碼的圖像數據提供給顯示單元614。顯示單元614包括例如液晶顯示器，并且顯示圖像處理單元613提供的已解碼的圖像數據的圖像。

另外，編解碼器處理單元615可以將通過對圖像處理單元613提供的拾取圖像數據進行編碼而獲得的編碼數據、或從儲存單元616讀取的拾取圖像數據的編碼數據提供給輸出單元617，并且將其輸出到成像裝置600的外面。另外，編解碼器處理單元615可以將在編碼之前通過對拾取圖像數據進行解碼獲得的已解碼的圖像數據、或從儲存單元616讀取的編碼數據提供給輸出單元617，并且將其輸出到成像裝置600的外面。

另外，編解碼器處理單元615可以經由通信單元618將拾取圖像數據、拾取圖像數據的編碼數據或已解碼的圖像數據傳輸到另一個裝置。另外，編解碼器處理單元615可以經由通信單元618獲取拾取圖像數據或圖像數據的編碼數據。編解碼器處理單元615對經由通信單元618獲取的拾取圖像數據或圖像數據的編碼數據，適當地進行編碼、解碼等。如上所述，編解碼器處理單元615可以將所獲取的圖像數據或編碼數據提供給圖像處理單元613，或將其輸出到儲存單元616、輸出單元617和通信單元618。

儲存單元616儲存編解碼器處理單元615提供的編碼數據等。儲存在儲存單元616中的編碼數據被讀取到編解碼器處理單元615，并且根據需要進行解碼。通過解碼處理獲得的拾取圖像數據被提供給顯示單元614，并且顯示對應于拾取圖像數據的拾取圖像。

輸出單元617包括外部輸出接口諸如外部輸出端子，并且經由外部輸出接口將經由編解碼器處理單元615提供的各種數據輸出到成像裝置600的外面。

通信單元618將各種信息諸如圖像數據和編解碼器處理單元615提供的編碼數據提供給在預定通信(有線通信或無線通信)中充當通信合作者的另一個裝置。另外，通信單元618從在預定通信(有線通信或無線通信)中充當通信合作者的另一個裝置獲取各種信息諸如圖像數據和編碼數據，并且將其提供給編解碼器處理單元615。

控制單元621控制成像裝置600的相應的處理單元(以虛線620所示的各個單元、操作單元622和驅動器623)的操作。

操作單元622包括任意輸入設備，諸如輕推轉盤(jog dial)(商標)、鍵、按鈕和觸摸面板，接收例如由用戶進行的操作輸入，并且將對應于操作輸入的信號提供給控制單元621。

驅動器623讀取儲存在附接到驅動器623的移動介質624(諸如磁盤、光盤、磁光盤和半導體存儲器)中的信息。驅動器623從移動介質624讀取各種信息諸如程序和數據，并且將其提供給控制單元621。另外，在可寫移動介質624附接到驅動器623的情況下，驅動器623使移動介質624儲存各種信息，諸如經由控制單元621提供的圖像數據和編碼數據。

對于上面所提到的成像裝置600的CMOS圖像傳感器612，應用每個實施例中所描述的本技術。具體地，對于CMOS圖像傳感器612，使用上面所提到的圖像傳感器100。于是，CMOS圖像傳感器612能夠抑制拾取圖像圖像質量的降低。因而，成像裝置600通過拾取目標的圖像，能夠獲取具有高圖像質量的拾取圖像。

可以由硬件執行上面所提到的一系列的處理，或者可以由軟件執行上面所提到的一系列的處理。如果由軟件執行該一系列處理，則從網絡或記錄介質裝配配置該軟件的程序。

該記錄介質包括例如與裝置主體分開提供的移動介質624，以便將程序傳遞到用戶，如圖43所示。程序被儲存在移動介質624中。移動介質624包括磁盤(包括軟盤)、光盤(包括CD-ROM和DVD)等。另外，移動介質624包括磁光盤(包括MD(小型盤))、半導體存儲器等。

在該情況下，通過將移動介質624安裝到驅動器623，可以將程序裝配到儲存單元616中。

另外，還可以經由有線或無線傳輸介質(諸如局域網、互聯網和數字衛星廣播)提供該程序。在該情況下，可以由通信單元618接收程序，并且程序可以被裝配到儲存單元616中。

在其他方面，該程序可以提前被安裝到儲存單元616、控制單元621中的ROM(只讀存儲器)等中。

注意，由計算機執行的程序可以是以本說明書中所描述的次序在時間序列上以其進行處理的程序，或可以是以其并行地進行處理的程序，或在必要的定時(諸如當提出執行處理的請求時)以其進行處理的程序。

另外，在本說明書中，描述待儲存在記錄介質中的程序的步驟不僅包括以所描述的次序在時間序列上進行的處理，還包括在時間序列上沒有必要進行的但并行或單獨進行的處理。

可以在上面所描述的每個裝置或除了上面所描述的裝置之外的任意裝置中進行每個步驟的上面所提到的處理。在該情況下，進行處理的裝置僅需具有進行處理所必須的上面所提到的功能(功能塊等)。另外，其僅需適當地將處理所必須的信息傳輸到裝置。

另外，在本說明書中，“系統”是指多個部件(諸如裝置和模塊(零件))的集合，并且不需要所有的部件都必須提供在相同的殼體內。從而，包括在它們的殼體中的且經由網絡彼此連接的多個裝置和具有包括多個模塊的單個殼體的單個裝置都包括在“系統”的定義中。

另外，在上文中描述為單個裝置(或處理單元)的配置可以被劃分為多個裝置(或處理單元)。與此相反，在上文中描述為多個裝置(或處理單元)的配置可以被集成到單個裝置(或處理單元)中。另外，自然地，除了上文中所描述的這些之外的配置可以被添加到裝置(諸如處理單元)的配置。另外，只要整個系統的配置和操作基本不變，特定裝置(或處理單元)的配置的一部分就可以被并入另一個裝置(或另一個處理單元)的配置中。

在上文中，參考附圖在本公開的優選實施例中詳細描述的本公開的技術范圍并不限于這些示例。很明顯，在權利要求書所描述的技術范圍內，可以由具有本公開的技術領域中的共同知識的這些進行各種改變和修改。應當理解，很明顯這些改變和修改屬于本公開的技術范圍。

例如，本技術可以包括云計算系統，在云計算系統中，多個裝置經由網絡共享單個功能，并且經由網絡在多個裝置中配合運用單個功能。

另外，可以在單個裝置中執行上面參考流程圖所描述的步驟，或者可以多個裝置共享上面參考流程圖所描述的步驟，并且在多個裝置中執行上面參考流程圖所描述的步驟。

另外，在多個過程包括在單個步驟中的情況下，可以在單個裝置中執行包括在單個步驟中的多個過程，或者可以多個裝置共享包括在單個步驟中的多個過程，并且可以在多個裝置中執行包括在單個步驟中的多個過程。

另外，本技術并不限于此，并且可以由待安裝到此類裝置或具有此類系統的裝置(具體地，處理器，例如，系統LSI(大規模集成)、使用多個處理器等的模塊、使用多個模塊的單元和通過將其它功能添加到單元獲得的組合(也就是說，裝置的配置的一部分))的任何類型的配置完成本技術。

應當注意，本技術可以采取以下配置。

(1)一種信號處理裝置，包括：

連接控制單元，該連接控制單元控制信號線和比較單元的兩個輸入之間的連接，通過信號線傳輸從單位像素讀取的信號，比較單元將從單位像素讀取的信號與參考電壓進行比較；以及

連接單元，該連接單元根據連接控制單元的控制，將信號線連接到比較單元的兩個輸入中的任一個輸入，或使信號線與比較單元的兩個輸入斷開。

(2)根據(1)的信號處理裝置，其中

連接單元包括MOSFET，該MOSFET作為開關進行驅動，該開關根據連接控制單元提供的控制信號，將信號線連接到比較單元的兩個輸入中的任一個輸入，或使信號線與比較單元的兩個輸入斷開。

(3)根據(1)或(2)的信號處理裝置，其中

連接控制單元

當比較單元的輸出被反饋回到單位像素的浮置擴散時，控制連接單元將信號線連接到比較單元的負輸入，

當進行自動調零處理時，控制連接單元將信號線連接到比較單元的正輸入，以及

當比較單元的輸出被再次反饋回到單位像素的浮置擴散時，控制連接單元將信號線連接到比較單元的負輸入。

(4)根據(1)到(3)中任一項的信號處理裝置，還包括：

參考電壓連接控制單元，該參考電壓連接控制單元控制參考電壓和比較單元的兩個輸入之間的連接；以及

參考電壓連接單元，該參考電壓連接單元根據參考電壓連接控制單元的控制，將參考電壓連接到比較單元的兩個輸入中的任一個輸入，或使參考電壓與比較單元的兩個輸入斷開。

(5)根據(1)到(4)中任一項的信號處理裝置，還包括：

反饋線連接控制單元，該反饋線連接控制單元控制比較單元的輸出和單位像素的浮置擴散之間的連接；以及

反饋線連接單元，該反饋線連接單元根據反饋線連接控制單元的控制，將比較單元的輸出連接到單位像素的浮置擴散，或使比較單元的輸出與單位像素的浮置擴散斷開。

(6)根據(1)到(5)中任一項的信號處理裝置，其中

多個單位像素被布置成像素陣列中的矩陣圖案，多個單位像素單元形成于像素陣列中，多個單位像素單元每個包括像素陣列的多個單位像素中的一部分，并且

連接單元被提供用于每個單位像素單元。

(7)根據(1)到(6)中任一項的信號處理裝置，還包括

復位控制單元，該復位控制單元控制用于單位像素的每行的復位晶體管的操作，其中

當比較單元的輸出被反饋回到單位像素的浮置擴散時，復位控制單元連接被提供用于包含在像素陣列中待處理的單位像素的行的復位晶體管，并且在進行反饋之后，使復位晶體管斷開。

(8)根據(1)到(7)中任一項的信號處理裝置，還包括：

信號線連接控制單元，該信號線連接控制單元控制信號線和比較單元的輸入之間的連接，通過信號線傳輸從單位像素讀取的信號；以及

信號線連接單元，該信號線連接單元根據信號線連接控制單元的控制，將信號線連接到比較單元的輸入，或使信號線與比較單元的輸入斷開。

(9)根據(1)到(8)中任一項的信號處理裝置，其中

信號線連接單元被提供用于像素陣列中的單位像素的每列，多個單位像素被布置成像素陣列中的矩陣圖案。

(10)根據(1)到(9)中任一項的信號處理裝置，其中

當所述比較單元的輸出被反饋回到浮置擴散時，所述信號線連接控制單元控制被提供用于包括所述單位像素的所述列的信號線連接單元將被提供用于所述單位像素的所述列的所述信號線連接至所述比較單元的輸入。

(11)根據(1)到(10)中任一項的信號處理裝置，還包括：

比較單元；以及

計數器，該計數器進行計數直到比較單元的比較結果改變。

(12)根據(1)到(11)中任一項的信號處理裝置，其中

比較單元和計數器被提供用于多個單位像素單元中的每個單位像素單元，多個單位像素單元每個包括像素陣列的多個單位像素中的一部分，多個單位像素單元形成于像素陣列中，多個單位像素被布置成像素陣列中的矩陣圖案。

(13)根據(1)到(12)中任一項的信號處理裝置，還包括：

單位像素組，該單位像素組包括多個單位像素。

(14)根據(1)到(13)中任一項的信號處理裝置，其中

單位像素組形成像素陣列，多個單位像素被布置成像素陣列中的矩陣圖案。

(15)根據(1)到(14)中任一項的信號處理裝置，其中

多個單位像素單元形成于像素陣列中，多個單位像素單元每個包括像素陣列的多個單位像素的一部分。

(16)一種控制方法，包括：

當將從單位像素讀取的信號與參考電壓進行比較的比較單元的輸出被反饋回到單位像素的浮置擴散時，將信號線連接到比較單元的負輸入，通過信號線傳輸從單位像素讀取的信號；

當進行自動調零處理時，將信號線連接到比較單元的正輸入；以及

當比較單元的輸出被再次反饋回到單位像素的浮置擴散時，將信號線連接到比較單元的負輸入。

(17)一種圖像傳感器，包括：

像素陣列，多個單位像素被布置成所述像素陣列中的矩陣圖案；

連接控制單元，該連接控制單元控制信號線和比較單元的兩個輸入之間的連接，通過信號線傳輸從單位像素讀取的信號，比較單元將從單位像素讀取的信號與參考電壓進行比較；以及

連接單元，該連接單元根據連接控制單元的控制，將信號線連接到比較單元的兩個輸入中的任一個輸入，或使信號線與比較單元的兩個輸入斷開。

(18)根據(17)的圖像傳感器，還包括：

比較單元；以及

計數器，該計數器計數直到比較單元的比較結果改變，其中

多個單位像素單元形成于像素陣列中，多個單位像素單元每個包括像素陣列的多個單位像素中的一部分，并且

比較單元、計數器和連接單元被提供用于每個單位像素單元。

(19)根據(17)或(18)的圖像傳感器，還包括

多個半導體基板，其中

連接控制單元、連接單元、比較單元和計數器形成于與像素陣列形成于其上的半導體基板不同的半導體基板上。

(20)一種電子設備，包括：

成像單元，該成像單元拾取目標的圖像；以及

圖像處理單元，該圖像處理單元對通過由成像單元進行成像獲取的圖像數據進行圖像處理，成像單元包括

像素陣列，多個單位像素被布置成像素陣列中的矩陣圖案，

連接控制單元，該連接控制單元控制信號線和比較單元的兩個輸入之間的連接，通過信號線傳輸從單位像素讀取的信號，比較單元將從單位像素讀取的信號與參考電壓進行比較，以及

連接單元，該連接單元根據連接控制單元的控制，將信號線連接到比較單元的兩個輸入中的任一個輸入，或使信號線與比較單元的兩個輸入斷開。

附圖標記的描述

100圖像傳感器、101像素陣列、102VSL連接單元、103A/D轉換單元、104水平轉移單元、105FBL連接單元、110控制單元、111區域掃描單元、112VSL連接控制單元、113A/D轉換控制單元、114水平掃描單元、115FBL連接控制單元、120像素單元、121單位像素、141區域FBL連接單元、142區域VSL連接單元、143區域A/D轉換單元、144D/A轉換單元、151像素基板、152、電路基板、161VSL開關、162FBL開關、171比較單元、172計數器、181和182電容器、184XOFFLM開關、185電流源、186AZ_DAC開關、187AZ_VSL開關、188FBEN開關、189VROL開關、191VR_DAC開關、192VR_VSL開關、193VSL_DAC開關、194VSL_VSL開關、600成像裝置、612CMOS圖像傳感器。