半導體器件的制造方法

專利名稱：半導體器件的制造方法
技術領域：
本公開涉及制造半導體器件的方法，尤其是涉及制造包括具有嵌入式SiGe (eSiGe)的PMOS器件的半導體器件的方法。
背景技術：
為了滿足終端用戶對小尺寸電子器件的需求，在改進的超大規模集成電路(VLSI)工藝中，采用應力技術來提高器件的性能。其中一種有效的方法是采用嵌入式SiGe (eSiGe)結構來提高PMOS器件溝道區的空穴遷移率。在Σ形狀的eSiGe結構中，由于SiGe的晶格常數大于Si的晶格常數，而且Σ形狀的SiGe減小了源區和漏區之間的間距，所以有效地增大了溝道區中的應力。
圖IA至ID示出了現有技術的在PMOS器件中形成Σ形SiGe的方法。在Si襯底之上形成柵極以及位于柵極兩側側壁上的側壁間隔件(參見圖1A)之后，通過干法刻蝕，在相鄰柵極之間的Si襯底中形成凹槽，如圖IB所示。圖IB中所示的凹槽基本上是截面由A、B、C和D四個頂點限定的平底矩形形狀。接著，如圖IC所示，對形成的矩形凹槽進行晶向選擇性的濕法刻蝕，從而將該矩形凹槽擴展為Σ形狀。通常，晶向選擇性的濕法刻蝕沿(100)晶面刻蝕得比沿(111)晶面快。實際上，這里晶向選擇性的濕法刻蝕沿(111)晶面基本上刻蝕不動。結果是，如圖IC所示，在圖IB中的干法刻蝕之后形成的凹槽的C和D兩個頂點作為(111)晶向的刻蝕停止點而保留。最后，如圖ID所示，在所形成的Σ形凹槽中外延生長SiGe，從而形成SiGe的源區和漏區。本發明的發明人在對形成Σ形SiGe的方法進行深入研究后發現上述現有技術的方法存在難以外延生長SiGe的問題。具體而言，在圖IB所示的對襯底進行干法刻蝕的工藝中，由于等離子體的連續轟擊使得所形成的矩形凹槽邊緣處，尤其是圖IB中示出的C和D頂點處，出現Si晶格失配等缺陷。如前所述，作為晶向選擇性的濕法刻蝕的結果，C和D兩點成為(111)晶向的刻蝕停止點而保留不會被刻蝕掉。后續的SiGe外延生長工藝中，籽層對于Si的表面狀況(例如，清潔度、Si晶格情況)非常敏感。諸如Si晶格適配等缺陷會導致籽層難以生長。因此，如圖IE所示，C和D處出現的Si晶格缺陷會使得在后續工藝中難以外延生長SiGe籽層。

發明內容
為了消除或者至少部分地減輕現有技術中的上述問題，提出了本發明。本公開的實施例通過形成位于柵極的側壁間隔件外側側壁上的犧牲層、以該犧牲層作為掩模進行干法刻蝕、利用各向同性的濕法刻蝕去除被干法刻蝕損傷的Si襯底部分、然后去除犧牲層的方法，使得在進行SiGe外延生長之前已經去除了有晶格缺陷的襯底部分。本公開的實施例提供了一種制造半導體器件的方法，包括以下步驟在襯底上形成柵極，柵極上形成有頂部掩模層；形成位于所述柵極兩側側壁上的側壁間隔件；形成位于所述側壁間隔件外側側壁上的犧牲間隔件；以所述頂部掩模層和所述犧牲間隔件為掩模，對所述襯底進行干法刻蝕，以在相鄰的犧牲間隔件之間的襯底中形成第一寬度的凹槽；對所述凹槽進行各向同性濕法刻蝕，以將所述凹槽擴展為具有第二寬度；去除所述犧牲間隔件；以及對所述凹槽進行晶向選擇性的濕法刻蝕，以將所述凹槽的內壁形成為具有Σ形狀。在一個實施例中，所述形成位于所述側壁間隔件外側側壁上的犧牲間隔件的步驟包括在所述側壁間隔件外側側壁以及所述襯底的表面上沉積犧牲間隔材料；和通過干法刻蝕去除沉積在所述襯底的表面上的犧牲間隔材料，從而形成位于所述側壁間隔件外側側壁上的犧牲間隔件。在一個實施例中，所述沉積包括原子層沉積(ALD)。在一個實施例中，所述凹槽的第二寬度基本上等于相鄰的側壁間隔件的外部邊緣之間的距離。 在一個實施例中，所述犧牲間隔件與所述側壁間隔件的材料不同。在一個實施例中，所述犧牲間隔件是硅氮化物或硅氧化物。在一個實施例中，所述去除所述犧牲間隔件的步驟包括通過各向同性的濕法刻蝕或者等離子體剝離工藝來去除所述犧牲間隔件。在一個實施例中，所述對所述凹槽進行各向同性濕法刻蝕的步驟包括采用HF和HNO3的混合溶液或者氨水對所述凹槽進行濕法刻蝕。在一個實施例中，所述對所述凹槽進行晶向選擇性的濕法刻蝕的步驟包括采用四甲基氫氧化銨(TMAH)對所述凹槽進行濕法刻蝕。在一個實施例中，所述晶向選擇性的濕法刻蝕沿(100)晶面比沿(111)晶面的刻蝕速率快。在一個實施例中，所述晶向選擇性的濕法刻蝕沿(111)晶面基本上刻蝕不動。 在一個實施例中，在所述襯底上形成的柵極為多晶硅柵。在一個實施例中，所述方法還包括在形成犧牲間隔件之前在所述襯底中進行離子注入以形成源區和漏區。在一個實施例中，所述方法還包括在對所述凹槽進行晶向選擇性的濕法刻蝕之后在所述襯底中進行離子注入以形成源區和漏區。在一個實施例中，在對所述凹槽進行晶向選擇性的濕法刻蝕之前，所述凹槽的深度約為300埃至500埃。本公開實施例的方法通過形成犧牲間隔件并利用濕法刻蝕去除了被干法刻蝕損傷的有晶格缺陷的襯底部分，從而能夠獲得良好的外延生長性能。


在閱讀了以下具體描述并參考附圖的情況下，本發明的其它方面將變得顯而易見。各附圖中相同的附圖標記將指代相同的部件或步驟。附圖中圖IA至ID示出了現有技術的在PMOS器件中形成Σ形SiGe的方法。其中，圖IA示出了在襯底上形成的柵極和位于柵極兩側側壁上的側壁間隔件；圖IB示出了通過干法刻蝕在相鄰柵極之間的襯底中形成的大體矩形的凹槽；圖IC示出了對形成的矩形凹槽進行晶向選擇性的濕法刻蝕，從而將該矩形凹槽擴展為Σ形狀；圖ID示出了在所形成的Σ形凹槽中外延生長SiGe，從而形成SiGe的源區和漏區。圖IE示出了圖IA至ID中描述的現有技術方法的缺陷。圖2是示意性地示出了根據本公開實施例的在PMOS器件中形成Σ形SiGe的方法的流程圖。圖3A至3F是示意性地示出在圖2中的形成Σ形SiGe的方法中的各步驟的截面圖。其中，圖3A示出了在襯底上形成的柵極、覆蓋在柵極上的頂部掩模層以及位于柵極兩側側壁上的側壁間隔件；圖3B示出了在側壁間隔件上形成犧牲間隔件；圖3C示出了以頂部掩模層和犧牲間隔件為掩模通過干法刻蝕在相鄰犧牲間隔件之間的襯底中形成大體矩形的凹槽；圖3D示出了通過各向同性濕法刻蝕擴展該大體矩形凹槽的寬度；圖3E示出了去除犧牲間隔件；以及圖3F示出了對大體矩形凹槽進行晶向選擇性的濕法刻蝕，從而將該 凹槽擴展為Σ形狀。
具體實施例方式下面參照附圖詳細描述本發明的示例性實施例。應注意，以下的描述在本質上僅是解釋性的。除非另外特別說明，否則，在實施例中闡述的部件和步驟并不限制本發明的范圍。另外，對本領域技術人員已知的技術、方法和裝置可能沒有進行詳細討論，但在適當的情況下意在成為說明書的一部分。在本公開的實施例中，分三個階段來在襯底中形成Σ形凹槽首先，形成位于柵極的側壁間隔件外側側壁上的犧牲層，并以該犧牲層作為掩模進行干法刻蝕，從而在相鄰的犧牲層之間的襯底中形成第一寬度的大體矩形凹槽；然后，利用各向同性的濕法刻蝕來去除被干法刻蝕損傷的Si襯底部分，從而將凹槽擴展為具有第二寬度；最后，去除犧牲層并利用晶向選擇性的濕法刻蝕，將凹槽的內壁形成為具有Σ形狀。本公開實施例的方法通過形成犧牲間隔件并利用濕法刻蝕去除了被干法刻蝕損傷的有晶格缺陷的Si襯底部分，從而能夠獲得良好的SiGe外延生長性能。圖2示意性地示出了根據本公開實施例的在PMOS器件中形成Σ形SiGe的方法的流程圖。圖3A至3F是示意性地示出在圖2中的形成Σ形SiGe的方法中的各步驟的截面圖。下面將參照圖2和圖3A至3F來詳細描述本公開的實施例。首先，在圖2的步驟S210中，提供襯底并在襯底300上形成柵極301，在柵極301頂部形成有頂部掩模層302，并且在柵極兩側側壁上形成有側壁間隔件303 (參見圖3A)。襯底例如可以由硅制成。這里的柵極例如可以是多晶硅柵。頂部掩模層302和側壁間隔件303用于在隨后的干法刻蝕、濕法刻蝕以及源區/漏區離子注入工藝中保護柵極301。頂部掩模層302例如可以是硅氮化物。側壁間隔件303例如可以是硅氮化物或者硅氧化物。柵極301，頂部掩模層302以及側壁間隔件303的形成可以利用本領域技術人員公知的工藝實現，在此不再贅述。接下來，在圖2的步驟S220中，形成位于側壁間隔件外側側壁上的犧牲間隔件304，如圖3B所示。犧牲間隔件304例如可以是硅氧化物或者硅氮化物，但是與側壁間隔件303的材料不同，以便于后續從側壁間隔件去除。犧牲間隔件304的厚度例如是約20埃至100 埃。在一個實施例中，可以通過沉積處理來形成犧牲間隔件304。具體地，在側壁間隔件303的外側側壁上以及在襯底300位于相鄰側壁間隔件303之間的表面上沉積犧牲間隔材料。這里，可以采用本領域公知的沉積工藝來進行上述處理，例如化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)以及熱沉積。在期望獲得較薄的犧牲間隔件304的情況下，優選地采用原子層沉積處理。然后通過干法刻蝕去除沉積在上述襯底表面上的犧牲間隔材料。最終，獲得僅位于側壁間隔件303的外側側壁上的犧牲間隔件304。這里的干法刻蝕例如是標準的高刻蝕選擇比的干法刻蝕處理。在一個示例中，假設犧牲間隔件為二氧化硅，可以采用一定配比的CF氣體(例如，CH3F, C4F8,或C4F6等)與O2作為主要反應氣體進行干法刻蝕。接下來，在圖2的步驟S230中，以頂部掩模層302和犧牲間隔件304為掩模，對襯底300進行干法刻蝕，以在相鄰的犧牲間隔件304之間的襯底中形成凹槽305。如圖3C所示，凹槽305是截面由A’、B’、C’和D’四個頂點限定的大體矩形形狀，其寬度標記為W1、深 度標記為H1。凹槽305的寬度Wl基本上等于相鄰的犧牲間隔件的外部邊緣之間的距離。這里的干法刻蝕例如可以采用HBr或者C12作為主要反應氣體。然后，在圖2的步驟S240中，進行各向同性濕法刻蝕，以將凹槽305擴展為具有寬度W2、深度H2，如圖3D所示。這里凹槽305的寬度W2基本上等于相鄰的側壁間隔件的外部邊緣之間的距離。即，寬度W2與Wl之差約為犧牲間隔件底部厚度的兩倍。凹槽305的深度H2例如可以是大約300埃至大約500埃。這里的各向同性濕法刻蝕例如可以采用HF和HNO3的混合溶液或者氨水進行。如前所述，由于在步驟S230的干法刻蝕處理中等離子體的連續轟擊，使得凹槽305的邊緣，尤其是頂點C’和D’，通常會受到損傷，例如出現晶格失配等缺陷。在本實施例中，通過步驟S240中的各向同性濕法刻蝕處理去除了可能受損傷的凹槽305的邊緣(包括頂點C’和D’)，暴露出沒有缺陷或者缺陷較少的表面，由此克服了現有技術中由于襯底中的缺陷部分導致難以外延生長SiGe籽層的問題。接著，在圖2的步驟S250中，去除犧牲間隔件304，如圖3E所示。在一個實施例中，可以通過各向同性濕法刻蝕或者等離子體剝離工藝來實現對犧牲間隔件304的去除。例如，在犧牲間隔件304為二氧化硅的情況下可以采用HF酸溶液進行刻蝕。最后，在圖2的步驟S260中，對凹槽305進行晶向選擇性的濕法刻蝕，以將凹槽305的內壁形成為具有Σ形狀，如圖3F所示。在一個實施例中，可以采用沿(100)晶面比沿(111)晶面刻蝕速率快的晶向選擇性的濕法刻蝕處理。例如，可以采用質量濃度為10%至25%的四甲基氫氧化銨(TMAH)在溫度70°C至90°C下進行刻蝕。在這種情況下，沿(111)晶面基本上刻蝕不動。需要注意的是，盡管在本公開的上述實施例中記載的是，在進行各向同性濕法刻蝕以將凹槽305擴展為具有寬度W2之后再去除犧牲間隔件304，但是在其他實施例中，去除犧牲間隔件304的步驟可以在對凹槽305進行各向同性濕法刻蝕以擴展其寬度之前進行，或者可以在對凹槽305進行晶向選擇性的濕法刻蝕以形成Σ形狀之后進行。也就是說，圖2中的步驟S250也可以在步驟S240之前進行或者在步驟S260之后進行。需要注意的是，可以在形成犧牲間隔件(即，圖2中的步驟S220)之前或者在對凹槽進行晶向選擇性的濕法刻蝕(即，圖2中的步驟S260)之后，在襯底中進行離子注入以形成源區和漏區。本公開實施例的方法利用濕法刻蝕去除了被干法刻蝕損傷的有晶格缺陷的襯底部分，從而能夠獲得良好的SiGe外延生長性能。需要注意的是，eSiGe結構作為源區和漏區一般只是用于PMOS晶體管。因此，對于同時包括PMOS晶體管和NMOS晶體管的半導體器件，在為PMOS晶體管形成Σ形狀的過程中，需要用掩模等覆蓋住NMOS晶體管部分。盡管已經參考特定實施例對本發明進行了描述，但是應當理解，實施例是例示性的，而且本發明的范圍不受限于此。對所述實施例的任何變化、修改、添加和改進都是可能 的。這些變化、修改、添加和改進落入如以下權利要求中詳述的本發明的范圍內。
權利要求
1.一種制造半導體器件的方法，包括以下步驟 在襯底上形成柵極，柵極上形成有頂部掩模層； 形成位于所述柵極兩側側壁上的側壁間隔件； 形成位于所述側壁間隔件外側側壁上的犧牲間隔件； 以所述頂部掩模層和所述犧牲間隔件為掩模，對所述襯底進行干法刻蝕，以在相鄰的犧牲間隔件之間的襯底中形成第一寬度的凹槽； 對所述凹槽進行各向同性濕法刻蝕，以將所述凹槽擴展為具有第二寬度；以及 對所述凹槽進行晶向選擇性的濕法刻蝕，以將所述凹槽的內壁形成為具有E形狀。
2.如權利要求I所述的方法，其中，所述形成位于所述側壁間隔件外側側壁上的犧牲間隔件的步驟包括 在所述側壁間隔件外側側壁以及所述襯底的表面上沉積犧牲間隔材料；和 通過干法刻蝕去除沉積在所述襯底的表面上的犧牲間隔材料，從而形成位于所述側壁間隔件外側側壁上的犧牲間隔件。
3.如權利要求2所述的方法，其中，所述沉積包括原子層沉積(ALD)。
4.如權利要求I所述的方法，還包括如下步驟去除所述犧牲間隔件。
5.如權利要求I所述的方法，其中，所述凹槽的第二寬度基本上等于相鄰的側壁間隔件的外部邊緣之間的距離。
6.如權利要求I所述的方法，其中，所述犧牲間隔件與所述側壁間隔件的材料不同。
7.如權利要求6所述的方法，其中，所述犧牲間隔件是硅氮化物或者硅氧化物。
8.如權利要求I所述的方法，其中，所述去除所述犧牲間隔件的步驟包括通過各向同性的濕法刻蝕或者等離子體剝離工藝來去除所述犧牲間隔件。
9.如權利要求I所述的方法，其中，所述對所述凹槽進行各向同性濕法刻蝕的步驟包括采用HF、HNO3或者氨水對所述凹槽進行濕法刻蝕。
10.如權利要求I所述的方法，其中，所述對所述凹槽進行晶向選擇性的濕法刻蝕的步驟包括采用四甲基氫氧化銨(TMAH)對所述凹槽進行濕法刻蝕。
11.如權利要求I或10所述的方法，其中，所述晶向選擇性的濕法刻蝕沿(100)晶面比沿(111)晶面的刻蝕速率快。
12.如權利要求11所述的方法，其中，所述晶向選擇性的濕法刻蝕沿(111)晶面基本上刻蝕不動。
13.如權利要求I所述的方法，其中，在所述襯底上形成的柵極為多晶硅柵。
14.如權利要求I所述的方法，還包括在進行晶向選擇性的濕法刻蝕將凹槽形成為E形狀之后，在該E形狀的凹槽內外延生長SiGe。
15.如權利要求I所述的方法，還包括在形成犧牲間隔件之前在所述襯底中進行離子注入以形成源區和漏區。
16.如權利要求14所述的方法，還包括在E形狀的凹槽內外延生長SiGe之后在所述襯底中進行離子注入以形成源區和漏區。
17.如權利要求I所述的方法，其中，在對所述凹槽進行晶向選擇性的濕法刻蝕之前，所述凹槽的深度約為300埃至500埃。
18.如權利要求I所述的方法，還包括在對所述襯底進行干法刻蝕以形成第一寬度的凹 槽之前，在要形成NMOS器件的區域上方形成掩模，而暴露要形成PMOS器件的區域。
全文摘要
本公開實施例提供了一種半導體器件制造方法，包括在襯底上形成柵極，柵極上形成有頂部掩模層；形成位于所述柵極兩側側壁上的側壁間隔件；形成位于所述側壁間隔件外側側壁上的犧牲間隔件；以所述頂部掩模層和所述犧牲間隔件為掩模，對所述襯底進行干法刻蝕，以在相鄰的犧牲間隔件之間的襯底中形成第一寬度的凹槽；對所述凹槽進行各向同性濕法刻蝕，以將所述凹槽擴展為具有第二寬度；去除所述犧牲間隔件；以及對所述凹槽進行晶向選擇性的濕法刻蝕，以將所述凹槽的內壁形成為具有∑形狀。本公開實施例的方法通過形成犧牲間隔件并利用濕法刻蝕去除了被干法刻蝕損傷的有晶格缺陷的襯底部分，從而能夠獲得良好的外延生長性能。
文檔編號H01L21/336GK102810482SQ20111014745
公開日2012年12月5日 申請日期2011年6月2日 優先權日2011年6月2日
發明者何其旸, 張翼英 申請人:中芯國際集成電路制造(北京)有限公司