半導體電路及裝置及其操作方法與流程

本公開涉及的為存儲器，例如用于存儲器內運算(in-memorycomputing，imc)。

背景技術：

1、人工智能(artificial?intelligence，ai)模型的操作包括訓練模式及推理(inference)模式。于訓練模式中，作為需要重復地被編程(programmed)及擦除(erased)以改變權重的存儲器，具有高耐用性的存儲器是被期望的。于推理模式中，作為需要保持用于推理計算的權重的存儲器，具有高數據保存性(retention)的存儲器是被期望的。

技術實現思路

1、本公開說明用于提供通用存儲器，例如用于imc的方法、電路、裝置、系統及技術，其中通用存儲器可被用于操作于用于ai訓練具有高耐用性之類動態隨機存取存儲器(dynamic?random?access?memory，dram)模式及用于ai推理具有高數據保存性之類非易失性存儲器(nonvolatile?memory，nvm)模式兩者。

2、本公開的一方面特征為半導體電路，包括第一晶體管及第二晶體管。第一晶體管具有用于接收柵極電壓以開啟或關閉第一晶體管的柵極終端、用于接收寫入電壓的第一終端以及耦接至第二晶體管的柵極終端的第二終端。第二晶體管包括電荷捕捉層于第二晶體管的柵極終端。電荷捕捉層用于：當第一寫入電壓被施加于第一晶體管的第一終端時為不可變動，以及當第二寫入電壓被施加于第一晶體管的第一終端時為可變動以更改第二晶體管的閾值電壓，第二寫入電壓大于第一寫入電壓。

3、于一些實施方式中，其中第二寫入電壓為足夠高的電壓以于第二晶體管的電荷捕捉層實現f-n隧穿(fowler-nordheim?tunneling)及熱載流子射出(hot?carrierinjection)。

4、于一些實施方式中，第一終端及第二終端其中的一為漏極終端，而第一終端及第二終端其中另外的一為源極終端。

5、于一些實施方式中，半導體電路用于：操作于第一模式，其中，根據于當第一晶體管開啟時施加于第一晶體管的第一終端的第一寫入電壓，于第一晶體管的第二終端與第二晶體管的柵極終端之間的儲存節點的儲存電位被確定，第二晶體管的閾值電壓保持于無變動，儲存節點的儲存電位根據第一寫入電壓重復地可變動，以及操作于第二模式，其中，根據于當第一晶體管開啟時施加于第一晶體管的第一終端的第二寫入電壓，第二晶體管被編程(programmed)或被擦除(erased)以具有特定閾值電壓，特定閾值電壓根據第二寫入電壓為可調整。

6、于一些實施方式中，第一模式包括ai(人工智能)模型的訓練模式或類dram(動態隨機存取存儲器)模式，及第二模式包括ai模型的推理(inference)模式或類nvm(非易失性存儲器)模式。

7、于一些實施方式中，儲存節點的儲存電位對應于第一模式中的可調整權重，且第二晶體管的特定閾值電壓對應于第二模式中的固定權重。

8、于一些實施方式中，第二晶體管的特定閾值電壓對應于第二模式中的二進制權重邏輯1或二進制權重邏輯0

9、于一些實施方式中，第二晶體管的特定閾值電壓對應于第二模式中的模擬權重，且特定閾值電壓可調整于最小閾值電壓與最大閾值電壓之間。

10、于一些實施方式中，第二晶體管用以于飽和區域中被操作，且于第二模式中儲存節點的儲存電位大于關聯于第二晶體管的飽和電壓，以及第二晶體管用以于第二晶體管的第一終端接收二進制輸入信號，其中若二進制輸入信號具有電壓大于儲存節點的儲存電位與最小閾值電壓間的電壓差，二進制輸入信號表示為邏輯1，以及若二進制輸入信號具有等同于0v的電壓，二進制輸入信號表示為邏輯0。

11、于一些實施方式中，第二晶體管用以于三極管區域中被操作，且于第二模式中儲存節點的儲存電位小于關聯于第二晶體管的飽和電壓，以及第二晶體管用以于第二晶體管的第一終端接收模擬輸入信號，其中模擬輸入信號具有電壓于范圍介于0v至儲存節點的儲存電位與最大閾值電壓間的電壓差。

12、于一些實施方式中，第二晶體管包括sonos(硅-氧化物-氮化物-氧化物-硅)晶體管，以及第一晶體管包括mos(金屬氧化物半導體)晶體管或sonos晶體管。

13、本公開的另一方面特征為半導體電路，包括第一晶體管及第二晶體管。第一晶體管具有用于接收柵極電壓以開啟或關閉第一晶體管的柵極終端、用于接收寫入電壓的第一終端以及耦接至第二晶體管的柵極終端的第二終端。半導體電路可以被用于：操作于第一模式，其中，根據于當第一晶體管開啟時施加于第一晶體管的第一終端的第一寫入電壓，于第一晶體管的第二終端與第二晶體管的柵極終端之間的儲存節點的儲存電位被確定，第二晶體管的閾值電壓保持于無變動，儲存節點的儲存電位根據第一寫入電壓重復地可變動，以及操作于第二模式，其中，根據于當第一晶體管開啟時施加于第一晶體管的第一終端的第二寫入電壓，第二晶體管被編程(programmed)或被擦除(erased)以具有特定閾值電壓，特定閾值電壓根據第二寫入電壓為可調整。

14、本公開的另一方面特征為半導體裝置，包括多個存儲器單元。此些存儲器單元的至少一存儲器單元包括寫入晶體管及讀取晶體管。寫入晶體管具有用于接收柵極電壓以開啟或關閉寫入晶體管的柵極終端、用于接收寫入電壓的第一終端以及耦接至讀取晶體管的柵極終端的第二終端。讀取晶體管包括電荷捕捉層于讀取晶體管的柵極終端。電荷捕捉層用于：當第一寫入電壓被施加于寫入晶體管的第一終端時為不可變動，以及當第二寫入電壓被施加于寫入晶體管的第一終端時為可變動以更改讀取晶體管的閾值電壓，第二寫入電壓大于第一寫入電壓。

15、本公開的另一方面特征為半導體裝置，包括：多個存儲器單元的陣列；一或多個寫入字線(wwls)；一或多個寫入位線(wbls)；一或多個讀取字線(rwls)；以及一或多個讀取位線(rbls)。多個存儲器單元的陣列的各存儲器單元包括：寫入晶體管及讀取晶體管。寫入晶體管包括耦接至對應寫入字線的柵極終端、耦接至對應寫入位線的第一終端及耦接至讀取晶體管的柵極終端的第二終端，且其中讀取晶體管包括耦接至對應讀取位線的第一終端及耦接至對應讀取字線的第二終端。讀取晶體管包括電荷捕捉層于讀取晶體管的柵極終端。電荷捕捉層用于：當第一寫入電壓通過對應寫入位線被施加于寫入晶體管的第一終端時為不可變動，以及當第二寫入電壓通過對應寫入位線被施加于寫入晶體管的第一終端時為可變動，以更改讀取晶體管的閾值電壓，第二寫入電壓大于第一寫入電壓。

16、于一些實施方式中，多個存儲器單元的陣列被配置于區域，區域由第一方向及垂直于第一方向的第二方向界定。各一或多個寫入字線沿著第一方向耦接至多個第一存儲器單元的多個寫入晶體管的多個柵極終端，各一或多個寫入位線沿著第二方向耦接至多個第二存儲器單元的多個寫入晶體管的多個第一終端，各一或多個讀取位線沿著第一方向耦接至多個第三存儲器單元的多個讀取晶體管的多個第一終端，以及各一或多個讀取字線沿著第二方向耦接至多個第四存儲器單元的多個讀取晶體管的多個第二終端。

17、于一些實施方式中，存儲器單元用于：操作于第一模式，其中，根據于當通過柵極電壓施加于寫入晶體管的柵極終端使寫入晶體管開啟時施加于寫入晶體管的第一終端的第一寫入電壓，于寫入晶體管的第二終端與讀取晶體管的柵極終端之間的儲存節點的儲存電位被確定，讀取晶體管的閾值電壓保持于無變動，儲存節點的儲存電位根據第一寫入電壓重復地可變動，以及操作于第二模式，其中，根據于當寫入晶體管開啟時施加于寫入晶體管的第一終端的第二寫入電壓，讀取晶體管被編程(programmed)或被擦除(erased)以具有特定閾值電壓，特定閾值電壓根據第二寫入電壓為可調整。

18、于一些實施方式中，第一模式包括ai(人工智能)模型的訓練模式或類dram(動態隨機存取存儲器)模式，及第二模式包括ai模型的推理(inference)模式或類nvm(非易失性存儲器)模式。

19、于一些實施方式中，半導體裝置用以于第一模式中作用為dram，以及于第二模式中作用為nvm。

20、于一些實施方式中，儲存節點的儲存電位對應于訓練模式中的可調整權重，且讀取晶體管的特定閾值電壓對應于推理模式中的固定權重。

21、于一些實施方式中，讀取晶體管的特定閾值電壓對應于推理模式中的二進制權重邏輯1或二進制權重邏輯0。

22、于一些實施方式中，讀取晶體管的特定閾值電壓對應于推理模式中的模擬權重，且特定閾值電壓為可調整于最小閾值電壓至最大閾值電壓之間。

23、于一些實施方式中，模擬權重關聯于儲存節點的儲存電位與特定閾值電壓間的電壓差。

24、于一些實施方式中，讀取晶體管用以于飽和區域中被操作，且于推理模式中儲存節點的儲存電位大于關聯于讀取晶體管的飽和電壓。讀取晶體管用以通過對應讀取位線于讀取晶體管的第一終端接收二進制輸入信號，其中若二進制輸入信號具有電壓大于儲存節點的儲存電位與最小閾值電壓間的電壓差，二進制輸入信號表示為邏輯1，以及若二進制輸入信號具有等同于0v的電壓，二進制輸入信號表示為邏輯0。

25、于一些實施方式中，讀取晶體管用以于三極管區域中被操作，且于推理模式中儲存節點的儲存電位小于關聯于讀取晶體管的飽和電壓。讀取晶體管用以通過對應讀取位線于讀取晶體管的第一終端接收模擬輸入信號，其中模擬輸入信號具有電壓于范圍介于0v至儲存節點的儲存電位與最大閾值電壓間的電壓差。

26、于一些實施方式中，半導體裝置用于使用多個存儲器單元的陣列執行乘法累加(multiply-accumulate，mac)操作。半導體裝置更包括感測放大器耦接至對應讀取字線，對應讀取字線耦接多個對應存儲器單元的多個讀取晶體管的多個第二終端。感測放大器用于從對應讀取字線接收加總電流i，以及加總電流i的公式為i＝∑i(wi×xi)＝∑i(gi×vi)，其中xi表示于多個對應存儲器單元的存儲器單元i接收的輸入信號、gi表示存儲器單元i的讀取晶體管的導電度及vi表示通過對應讀取位線于存儲器單元i的讀取晶體管的第一終端的輸入電壓。

27、于一些實施方式中，讀取晶體管包括sonos(硅-氧化物-氮化物-氧化物-硅)晶體管。于一些實式方式中，寫入晶體管包括mos(金屬氧化物半導體)晶體管或sonos晶體管。

28、本公開的另一方面特征為用于存儲器內運算(in-memory?computing，imc)的通用存儲器的操作方法，操作方法包括：于通用存儲器中執行ai(人工智能)模型的訓練模式，其中通用存儲器包括具有寫入晶體管及讀取晶體管的至少一存儲器單元，其中寫入晶體管具有用于接收柵極電壓以開啟或關閉寫入晶體管的柵極終端、用于接收寫入電壓的第一終端以及耦接至讀取晶體管的柵極終端的第二終端，以及其中，于訓練模式期間，根據于當通過柵極電壓施加于寫入晶體管的柵極終端使寫入晶體管開啟時施加于寫入晶體管的第一終端的第一寫入電壓，于寫入晶體管的第二終端與讀取晶體管的柵極終端之間的儲存節點的儲存電位被確定，讀取晶體管的閾值電壓保持于無變動，儲存節點的儲存電位根據第一寫入電壓重復地可變動；以及于通用存儲器中執行ai模型的推理(inference)模式，其中，于推理模式中，根據于當寫入晶體管開啟時施加于寫入晶體管的第一終端的第二寫入電壓，讀取晶體管被編程(programmed)或被擦除(erased)以具有特定閾值電壓，特定閾值電壓根據第二寫入電壓為可調整。

29、于一些實施方式中，訓練模式包括權重更改步驟、權重保存步驟及讀取操作步驟。推理模式包括權重更改步驟、權重保存步驟及讀取操作步驟。

30、于一些實施方式中，儲存節點的儲存電位對應于訓練模式中的可調整權重，且讀取晶體管的特定閾值電壓對應于推理模式中的固定權重。

31、于一些實施方式中，讀取晶體管的特定閾值電壓對應于推理模式中的二進制權重邏輯1或二進制權重邏輯0。

32、于一些實施方式中，讀取晶體管的特定閾值電壓對應于推理模式中的模擬權重，且特定閾值電壓為可調整于最小閾值電壓至最大閾值電壓之間。

33、于一些實施方式中，模擬權重關聯于儲存節點的儲存電位與特定閾值電壓間的電壓差。

34、于一些實施方式中，于通用存儲器中執行ai(人工智能)模型的推理模式包括：操作讀取晶體管于飽和區域中，其中推理模式中儲存節點的儲存電位大于關聯于讀取晶體管的飽和電壓；以及于讀取晶體管的第一終端接收二進制輸入信號，其中若二進制輸入信號具有電壓大于儲存節點的儲存電位與最小閾值電壓間的電壓差，二進制輸入信號表示為邏輯1，以及若二進制輸入信號具有等同于0v的電壓，二進制輸入信號表示為邏輯0。

35、于一些實施方式中，于通用存儲器中執行ai(人工智能)模型的推理模式包括：操作讀取晶體管于三極管區域中，其中推理模式中儲存節點的儲存電位小于關聯于讀取晶體管的飽和電壓；以及于讀取晶體管的第一終端接收模擬輸入信號，其中模擬輸入信號具有電壓于范圍介于0v至儲存節點的儲存電位與最大閾值電壓間的電壓差。

36、于一些實施方式中，操作方法包括：于通用存儲器中執行ai模型的乘法累加(multiply-accumulate，mac)操作，其中mac操作被分別地執行于訓練模式及推理模式中。執行mac操作包括：從串列耦接至多個存儲器單元組合的對應讀取字線產生加總電流i，且加總電流i的公式為i＝∑i(wi×xi)＝∑i(gi×vi)，其中xi表示于多個存儲器單元組合的存儲器單元i接收的輸入信號、gj表示存儲器單元i的讀取晶體管的導電度及vi表示通過對應讀取位線于存儲器單元i的讀取晶體管的第一終端的輸入電壓。

37、為了對本發明的上述及其他方面有更佳的了解，下文特舉實施例，并配合附圖詳細說明如下。其他特征、方面及優點從說明、附圖及請求項將變為明顯的